把BroadR-Reach vs 1000BASE-T1落到关键对象的触发条件、可观察状态和复查材料上，先判断问题从哪里收窄。
在车载以太网物理层设计中，BroadR-Reach（现为100BASE-T1）与1000BASE-T1虽然都采用单对差分线（Single Twisted Pair）传输，但两者在共模抑制（Common Mode Rejection）要求上存在显著差异。工程师常遇到的“辐射超标”或“误码率（BER）陡增”问题，根源往往不在PHY芯片本身，而在于PCB走线未能满足特定标准的共模扼流圈（Common Mode Choke, CMC）布局约束与差分阻抗匹配。本节的核心意图是建立一条从“PHY定位路径（PHY Location Path）”到“PCB验证方式（PCB Verification Method）”的闭环流程，重点解决走线阻抗匹配与串扰抑制中的易错步骤
BroadR-Reach（100BASE-T1）与1000BASE-T1的共模抑制差异，直接决定了CMC选型与PCB布局规范。前者要求更宽的共模抑制带宽（1-100MHz），后者则对差分回损（Return Loss）更为敏感。忽略这一差异，直接复用100BASE-T1的布局规范，将导致1000BASE-T1链路的眼图（Eye Diagram）闭合
记录输入、环境、时序或操作动作，先保留现场证据。
优先保留日志、返回码、状态位或波形片段。
把命令、配置和日志放到同一时间窗口，再只调整一个会改变链路状态的条件。
把返回码、计数器和吞吐变化分开留存，避免把一次偶然恢复当成结论。
BroadR-Reach vs 1000BASE-T1用差分信号完整性设计、PCB布局约束、对比两种PHY的共模抑制要求连接到差分信号完整性设计的调试、验证和交付动作。
BroadR-Reach（100BASE-T1）与1000BASE-T1的物理层编码方式不同，导致其对共模噪声的容忍度与抑制策略存在本质区别。BroadR-Reach定位路径（BroadR-Reach Location Path）通常要求CMC紧邻RJ45连接器，以抑制来自线束的共模干扰；而1000BASE-T1的BASE-T1定位路径（BASE-T1 Location Path）则更强调PHY与CMC之间的差分走线长度匹配，因为其PAM4调制对信号完整性更为敏感
在实际项目中，常见的错误是直接将100BASE-T1的PCB布局约束套用到1000BASE-T1上，导致诊断路径（Diagnosis Path）上的回波损耗（Return Loss）超标。下表为两种标准的共模抑制关键参数对比，帮助工程师在布局前完成选型判断
| 维度 | 方案A | 方案B | 判断建议 |
|---|---|---|---|
| 共模抑制带宽 | 1 MHz – 100 MHz | 1 MHz – 500 MHz | 1000BASE-T1要求CMC具有更宽的高频抑制能力… |
| 差分阻抗目标 | 100 Ω ± 10% | 100 Ω ± 5% | 1000BASE-T1对阻抗偏差容忍度更低，需更严格的… |
| CMC推荐位置 | 靠近连接器侧 | 靠近PHY侧 | 1000BASE-T1需缩短PHY到CMC的走线长度，… |
| PCB验证方式 | TDR测试 + 共模抑制比测量 | TDR测试 + 回波损耗矢量网络分析 | 1000BASE-T1必须使用矢量网络分析仪（VNA）… |
在PCB布局前，先根据PHY数据手册确认其“PHY定位路径（PHY Location Path）”推荐值。对于1000BASE-T1，务必在原理图阶段预留CMC的交流接地电容（通常为100pF），并在布局时将CMC放置在PHY与连接器之间的黄金分割点（约1/3走线长度处）
BroadR-Reach vs 1000BASE-T1落地前要同时核对差分信号完整性设计的PCB布局约束、失败路径和对比两种PHY的共模抑制要求。
差分信号完整性的核心在于“阻抗连续”。在车载以太网中，PCB走线的阻抗匹配不仅取决于线宽与介质厚度，还受到参考平面（Reference Plane）完整性的强烈影响。当差分对跨越分割地平面时，阻抗突变将导致共模噪声激增，直接破坏PHY的共模抑制能力
针对串扰抑制，工程上通常采用“3W规范”（即走线间距≥3倍线宽）与“包地处理”。但在1000BASE-T1设计中，由于信号频率高达600MHz以上，仅靠3W规范已不足以保证串扰裕量。此时必须引入“诊断路径验证方式（Diagnosis Path Verification Method）”：通过仿真提取耦合系数，并在PCB验证阶段使用近场探头扫描关键区域
在多层板设计中，差分对换层时若未添加回流地过孔（Stitching Via），将导致共模电流路径中断。正确的做法是：在过孔两侧各放置至少两个地过孔，且间距不超过信号频率对应波长的1/20。对于1000BASE-T1，这一间距应控制在1.5mm以内。验证时，可通过TDR（时域反射计）测量阻抗曲线，若在过孔处出现超过±15%的阻抗跳变，则需重新调整过孔尺寸或增加回流路径
某Tier 1供应商在开发1000BASE-T1摄像头模组时，发现量产样机的误码率在-40°C低温下从10⁻¹²恶化至10⁻⁶。排查过程遵循“BroadR-Reach vs BASE-T1验证方式”对比：首先排除PHY芯片本身，然后使用VNA测量PCB走线的S11参数，发现差分对在靠近连接器处的回波损耗在600MHz处达到-8dB（标准要求≤-15dB）。最终定位原因为：CMC布局时参考了100BASE-T1的经验，将其放置在连接器侧，导致PHY到CMC的走线长度超过15mm，引入了额外的寄生电感。修复动作是将CMC移至PHY侧3mm处，并增加一组100pF共模滤波电容，回波损耗降至-18dB，误码率恢复正常
这一节的机制判断可以从可观察信号切入：它出现在哪里、由车载以太网还是工程师就业提升触发、最终怎样影响数据。把结论写成关系而不是定义，会更容易迁移；因为新场景里名称可能不同，但前提、边界和结果材料仍需要重新对应。复习时用差分信号完整性设计检查自己是否能说明“为什么成立”和“什么时候不成立”，再决定是否继续扩展到差分信号完整性。交接这节内容时，把知识结构当作观察入口，把方法框架当作边界条件，避免只沿用BroadR-Reach vs 1000BASE-T1的名称而忽略结果变化。第03节后续复用时，不复述整段结论，只检查概念联动、工程师就业提升和差分信号完整性设计是否仍然同向。