首页
›
芯片设计与FPGA
›
049-FPGA开发TSN时间敏感网络
›
《TSN IEEE 802.1AS时间同步系统》
VIP20
本课程属于:049-FPGA开发TSN时间敏感网络
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
TSN时间同步原理与IEEE 802.1AS基础
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · TSN时间同步在工业与车载网络中的重…
课程导入
学习目标
02
时间同步基础
时钟 · 时间基准 · UTC
时间同步基础
时钟
03
IEEE 1588与PTP概述
PTP协议的基本原理 · 同步报文类型与同步流程
IEEE
PTP
04
IEEE 802.1AS与
与PTP的区别 · 1AS在TSN中的角色
IEEE
AS
05
域与时钟类型
Grandmaster · Slave · Boundary Clock
时钟类型
06
报文格式与字段
Sync · Follow_Up · Delay_Req
报文格式
07
最佳主时钟算法(BMCA)
BMCA的工作原理 · 时钟优先级 · 时钟质量与本地优先级
BMCA
最佳主时钟算法
08
时钟同步路径建立
同步域的形成 · 主从关系的建立与维护
时钟同步路径建立
同步域的形成
09
时间偏移测量
Sync与Follow_Up报文如何…
时间偏移测量
Sync
10
链路延迟测量
Delay_Req/Delay_Re…
链路延迟测量
Delay
11
邻居速率比与频率同步
如何实现频率同步与速率比计算
邻居速率比
频率同步
12
时间戳生成与硬件辅助
硬件时间戳与软件时间戳的精度差异及实…
时间戳生成
硬件辅助
13
在交换机中的处理
透明时钟与边界时钟在交换机中的转发与…
交换机
14
在端设备中的实现
终端节点如何参与同步
端设备
15
同步误差来源分析
抖动 · 漂移 · 不对称延迟
同步误差来源分析
抖动
16
时间同步精度指标
最大时间误差(MTE) · 恒定时间误差(cTE) · 动态时间误差(dTE)
时间同步精度指标
MTE
17
IEEE 802.1AS-2020与2011版本差异
新特性 · 增强的冗余与可靠性
IEEE
AS-2020
18
与网络冗余
与802.1CB(FRER)结合实现…
网络冗余
19
配置与参数
syncInterval · delayRequestInterv… · PdelayInterval等参数设…
配置
20
管理与监控
管理协议 · 状态查询 · 故障诊断
管理
21
案例实战
使用LinuxPTP搭建同步…
案例实战
LinuxPTP
22
案例实战
在Wireshark中分析报…
案例实战
Wireshark
23
案例实战
配置交换机支持透明时钟并测量…
案例实战
24
案例实战
多跳网络下的同步性能测试与优…
案例实战
25
常见问题
同步失败 · 主时钟切换异常 · 精度下降的排查方法
常见问题
同步失败
26
常见问题
不对称链路对同步精度的影响及补偿策略
常见问题
不对称链路对同步…
27
常见问题
与普通PTP混用时的兼容性问…
常见问题
28
综合提升
TSN时间同步与802.1Qbv · 1Qbu等调度机制的协同
综合提升
TSN
29
综合提升
时间敏感网络中的时间感知调度与同步的…
综合提升
时间敏感网络
30
综合提升
未来趋势——TSN与5G · AI融合中的时间同步挑战与展望
综合提升
TSN
所属VIP或分类
同VIP:FPGA-IEEE-802.1AS时间同步系统设计
同VIP:FPGA-PTP硬件时间戳与时钟同步系统
同VIP:FPGA-TSN交换机数据通路设计与验证