VIP20
本课程属于：049-FPGA开发TSN时间敏感网络 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA实现TSN流识别与优先级分类模块

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · TSN背景与FPGA在TSN中的角色
课程导入学习目标
02
TSN基础
时间敏感网络核心概念 · IEEE 802.1Qbv/Qbu/…
TSN时间敏感网络核心…
03
FPGA基础
FPGA架构 · 开发流程 · 硬件描述语言（Verilog/VHD…
FPGA架构
04
TSN流识别原理
流识别定义 · 流特征（MAC · VLAN
TSN流识别原理
05
优先级分类机制
IEEE 802.1P优先级 · VLAN PCP字段 · DiffServ DSCP映射
优先级分类机制IEEE
06
TSN流分类标准
基于流过滤策略（IEEE 802.1…
TSN流分类标准
07
FPGA开发环境搭建
Vivado/Quartus安装 · 仿真工具使用 · 硬件平台准备
FPGA开发环境搭建
08
硬件描述语言实战
用Verilog实现以太网帧解析模块… · VLAN头提取）
硬件描述语言实战Verilog
09
流表设计
流表结构 · 匹配字段 · 优先级表项
流表设计流表结构
10
哈希与精确匹配
哈希函数在流识别中的应用 · 冲突处理 · 精确匹配实现
哈希精确匹配
11
优先级编码器
优先级编码器设计 · 多级优先级仲裁 · 轮询调度
优先级编码器优先级编码器设计
12
状态机设计
流识别状态机 · 分类状态机 · 时序控制
状态机设计流识别状态机
13
仿真验证方法
Testbench编写 · 波形分析 · 功能仿真与时序仿真
仿真验证方法Testbench
14
FPGA时序约束
时钟约束 · 输入输出延迟 · 跨时钟域处理
FPGA时序约束
15
流识别模块实现
从以太网帧到流特征提取的完整RTL设…
流识别模块实现RTL
16
优先级分类模块实现
基于PCP/DSCP的优先级映射逻辑…
优先级分类模块实…PCP/DSCP
17
流过滤与门控
实现IEEE 802.1Qci的流门…
流过滤门控
18
多流并发处理
流水线设计 · 并行处理 · 资源优化
多流并发处理流水线设计
19
案例实战
设计一个支持8个优先级队列的TSN流…
案例实战TSN
20
案例实战
集成VLAN优先级重写与流量整形（C…
案例实战VLAN
21
常见问题
时序收敛问题 · 资源占用过高 · 仿真与硬件不一致
常见问题时序收敛问题
22
调试技巧
使用ILA/逻辑分析仪 · 在线调试 · 性能分析
调试技巧ILA
23
性能优化
吞吐量提升 · 延迟降低 · 面积与功耗权衡
性能优化吞吐量提升
24
TSN与FPGA协同
与TSN交换机IP集成 · 与CPU/软件交互
TSNFPGA
25
测试与验证
硬件测试流程 · 回环测试 · 错误注入测试
测试验证
26
综合提升
将流识别与分类模块扩展到TSN端站或…
综合提升TSN
27
前沿扩展
TSN与时间触发以太网 · 确定性网络（DetNet）结合
前沿扩展TSN
28
项目实战
从需求分析到FPGA实现的完整项目流…
项目实战FPGA
29
课程总结
核心知识点回顾 · 常见误区 · 学习路径建议
课程总结核心知识点回顾
30
结课考核
综合设计题 · 答辩要点 · 课程评价
结课考核综合设计题