2. IEEE 802.1Qav协议基础：信用整形（Credit-Based Shaper, CBS）原理、流分类、带宽预留与优先级队列

IEEE 802.1Qav（又称Forwarding and Queuing Enhancements for Time-Sensitive Streams，FQTSS）是音视频桥接（AVB）系列标准的核心组成部分，其目标是在标准以太网基础上为时间敏感型流量提供有界延迟和低抖动传输保障。与尽力而为（Best-Effort）流量不同，音视频流要求端到端延迟可控、带宽有保障且不因网络拥塞而丢包。信用整形（Credit-Based Shaper, CBS）正是实现这一目标的关键机制。本章将深入剖析CBS的数学模型、流分类规则、带宽预留协议（SRP）以及优先级队列的映射关系，为后续FPGA实现提供坚实的协议基础。

2.1 信用整形（CBS）核心原理

CBS是一种基于信用值（Credit）的流量整形算法，其本质是通过动态调整信用值来平滑突发流量，确保时间敏感流（TS流）的发送速率不超过预留带宽。每个配置了CBS的队列都维护一个独立的信用值，该值随时间线性变化，并受两个关键斜率参数控制：idleSlope（空闲斜率）和sendSlope（发送斜率）。

从FPGA实现角度看，CBS模块本质上是一个离散时间积分器。每个时钟周期（或每个字节发送周期），信用值根据当前状态进行累加或递减。设计时需要特别注意：信用值的更新必须与MAC发送接口的字节流严格同步，否则会导致整形精度下降。例如，在千兆以太网（1Gbps）下，每个字节的发送时间为8ns，信用值更新周期应与此对齐。

2.2 流分类与优先级队列映射

IEEE 802.1Qav定义了两种SR（Stream Reservation）类：SR Class A（最高优先级，典型延迟预算2ms）和SR Class B（次高优先级，典型延迟预算50ms）。流分类的核心任务是将入站帧正确识别并映射到对应的优先级队列。

优先级（PCP）	流量类型	队列编号	整形方式	典型应用
3	SR Class A	队列0	CBS	音频流（IEC 61883-6）
2	SR Class B	队列1	CBS	视频流（IEEE 1722）
0,1,4,5	尽力而为	队列2~5	严格优先级	普通数据
6,7	高优先级控制	队列6~7	严格优先级	网络控制、管理帧

在FPGA设计中，流分类通常通过VLAN标签解析实现。接收引擎提取802.1Q标签中的PCP字段（3bit），结合SRP（Stream Reservation Protocol）建立的流表进行匹配。流表条目包含：目的MAC地址、VLAN ID、优先级等字段，匹配成功后直接映射到对应的硬件队列。需要特别注意的是，SRP域边界的处理——只有注册过的流才允许进入CBS队列，未注册的流量应被丢弃或降级到尽力而为队列。

2.3 带宽预留与SRP协议交互

带宽预留是CBS能够有效工作的前提。SRP协议（具体为MSRP，Multiple Stream Reservation Protocol）负责在网络中端到端地预留带宽资源。每个Talker（发送端）广播声明其流特征（带宽、帧大小、VLAN ID），每个Listener（接收端）回复确认，路径上的每个交换机都需检查可用带宽并预留资源。

// SRP带宽预留计算示例（C语言伪代码）
// 假设：SR Class A，帧间隔125μs，帧长352字节（含以太网开销）
uint32_t idleSlope = (352 * 8) / 0.000125;  // = 22.528 Mbps
uint32_t portSpeed = 1000000000;             // 1Gbps
int32_t sendSlope = idleSlope - portSpeed;   // = -977.472 Mbps
uint32_t hiCredit = idleSlope * 125;         // 突发时间125μs
int32_t loCredit = sendSlope * 125;          // 对应一帧发送时间

FPGA实现时，带宽预留参数（idleSlope、sendSlope、hiCredit、loCredit）通常由软件通过寄存器配置。硬件CBS模块不直接参与SRP协议交互，但需要提供足够的寄存器接口供软件动态调整参数。一个关键设计点是参数更新时机：当SRP重新协商带宽时，必须在帧间隙（IFG）期间更新参数，避免影响正在发送的帧。

2.4 案例拆解：多流混合场景下的CBS行为分析

考虑一个典型的车载网络场景：一台FPGA交换机连接4个节点，端口速率为100Mbps。需要同时转发：

• 2路音频流（SR Class A）：每路带宽8Mbps，帧间隔125μs，帧长125字节
• 1路视频流（SR Class B）：带宽30Mbps，帧间隔250μs，帧长937.5字节
• 尽力而为流量：剩余带宽约54Mbps

初始现象：未启用CBS时，当BE流量突发时，音频流出现明显抖动（最大延迟达15ms），视频流出现丢包。

分析过程：通过Wireshark抓包发现，音频帧的到达间隔从125μs抖动到500μs以上，视频帧的端到端延迟超过50ms预算。根本原因是BE流量占用了大量发送机会，导致TS流排队。

实施步骤：

1. 在FPGA中启用CBS模块，为队列0配置idleSlope=16Mbps（2路音频预留），队列1配置idleSlope=30Mbps
2. 设置sendSlope分别为-84Mbps和-70Mbps（100Mbps端口速率下）
3. 配置hiCredit为对应突发量（音频：16Mbps×125μs=2000bit；视频：30Mbps×250μs=7500bit）
4. 将BE流量映射到队列2~5，采用严格优先级调度

结果对比：启用CBS后，音频流最大延迟降至2ms以内，抖动小于50μs；视频流延迟稳定在20ms左右；BE流量吞吐量下降约10%，但延迟仍在可接受范围。

2.5 总结与FPGA实现要点

本章从协议层面剖析了IEEE 802.1Qav的核心机制。对于FPGA实现者，需要重点把握以下设计约束：

• 信用值精度：建议使用32位定点数，其中高16位为整数部分，低16位为小数部分，可满足1Gbps~10Gbps速率下的精度要求。
• 多队列并行：每个CBS队列需要独立的信用值累加器，但可以共享一个参数配置寄存器组以节省资源。
• 调度器设计：CBS队列与严格优先级队列的仲裁逻辑应放在MAC发送接口之前，确保TS流优先获得发送机会。
• 测试验证：建议使用硬件在环（HIL）测试，注入精确的流量模型（如突发、周期流），验证延迟和抖动是否满足IEEE 802.1BA规定的类别预算。