VIP20
本课程属于：049-FPGA开发TSN时间敏感网络 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA实现TSN低时延数据转发模块

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · TSN技术背景与低时延转发的重要性
课程导入学习目标
02
TSN核心概念
时间敏感网络的定义 · 关键特性（时间同步 · 调度
TSN核心概念
03
FPGA基础与开发环境
FPGA架构 · Verilog/VHDL基础 · Vivado/Quartus开发流程
FPGA开发环境
04
以太网协议基础
MAC帧格式 · VLAN标签 · IP/UDP协议
以太网协议基础MAC
05
TSN标准体系
IEEE 802.1AS（） · 1Qbv（时间感知整形） · 1Qav（信用整形）
TSN标准体系
06
时间同步模块设计
协议原理 · 时钟同步算法 · FPGA中实现PTP硬件时间戳的方法
时间同步模块设计
07
低时延转发架构
存储转发与直通转发对比 · 流水线设计 · 关键路径优化策略
低时延转发架构存储转发
08
队列管理与调度
优先级队列 · Qbv门控列表 · Qav信用整形
队列管理调度
09
流识别与过滤
基于VLAN · MAC · IP
流识别过滤
10
帧抢占与快速转发
1Qbu/802.3br帧抢占机制 · FPGA实现中的时序控制
帧抢占快速转发
11
FPGA数据通路设计
MAC接收 · 解析 · 查表
FPGA数据通路设计
12
查找表与流表设计
精确匹配 · 最长前缀匹配 · 哈希表
查找表流表设计
13
低时延缓冲管理
无锁FIFO · 多端口共享缓冲 · 背压机制
低时延缓冲管理FIFO
14
时序收敛与优化
时钟域交叉 · 流水线插入 · 时序约束
时序收敛优化
15
仿真验证方法
Testbench编写 · UVM基础 · 时序仿真
仿真验证方法Testbench
16
硬件调试技巧
使用逻辑分析仪 · ILA/VIO · 在线调试
硬件调试技巧使用逻辑分析仪
17
案例实战一
基于FPGA的时间同步模块实…
案例实战一FPGA
18
案例实战二
实现一个简单的Qbv门控调度器并验证…
案例实战二Qbv
19
案例实战三
设计一个支持VLAN优先级映射的低时…
案例实战三VLAN
20
案例实战四
实现802.1Qci流过滤与带宽限制…
案例实战四Qci
21
案例实战五
构建一个完整的TSN交换机转发模块（… · 调度 · 过滤）
案例实战五TSN
22
性能评估与优化
测量转发时延 · 吞吐量 · 抖动
性能评估优化
23
常见问题与解决方案
时序违例 · 数据冲突 · 同步误差
常见问题解决方案
24
与商用TSN IP对比
了解商用TSN IP核的功能 · 性能与授权方式 · 评估自研与集成方案
TSNIP
25
系统集成与验证
将FPGA TSN模块与CPU · PHY · 交换芯片集成
系统集成验证
26
低时延设计进阶
利用并行处理 · 多通道 · 直通模式
低时延设计进阶利用并行处理
27
TSN与新兴技术结合
TSN与5G · 工业互联网 · 车载网络
TSN新兴技术结合
28
项目实战
从需求分析到FPGA实现的完整TSN…
项目实战FPGA
29
课程总结与回顾
核心知识点梳理 · 常见误区 · 学习路径建议
课程总结回顾
30
综合考核与拓展
设计一个综合实验 · 评估学员对TSN转发模块的掌握程度 · 并引导深入学习方向
综合考核拓展