VIP20
本课程属于：049-FPGA开发TSN时间敏感网络 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA开发TSN系统基础与硬件架构

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · TSN在工业与汽车领域的价值
课程导入学习目标
02
TSN核心概念
时间敏感网络的定义 · 标准族（IEEE 802.1AS · Qbv
TSN核心概念
03
FPGA基础回顾
FPGA架构 · 查找表 · 触发器
FPGA基础回顾
04
FPGA开发流程
RTL设计 · 仿真 · 综合
FPGA开发流程
05
硬件描述语言选型
Verilog与SystemVeri… · 代码风格与可综合设计
硬件描述语言选型Verilog
06
TSN硬件架构概览
TSN交换机与端点的硬件组成 · MAC · PCS
TSN硬件架构概览
07
以太网MAC与PHY
千兆/万兆以太网MAC设计 · PHY芯片接口（GMII · RGMII
MACPHY
08
时间同步基础
IEEE 802.1AS（）… · 时钟同步算法 · 硬件时间戳在FPGA中的实现
时间同步基础IEEE
09
FPGA中的时钟管理
MMCM/PLL · 时钟树设计 · 多时钟域处理
FPGA时钟管理
10
TSN流量调度机制
IEEE 802.1Qbv时间感知整… · 门控列表 · 循环队列与转发
TSN流量调度机制
11
帧抢占与保护
IEEE 802.1Qbu帧抢占 · 1Qci流过滤与监管 · FPGA实现策略
帧抢占保护
12
队列与调度器设计
优先级队列 · 加权轮询 · 严格优先级
队列调度器设计
13
硬件时间戳模块
时间戳单元设计 · PTP报文识别 · 时间戳捕获与校正
硬件时间戳模块时间戳单元设计
14
TSN交换机核心架构
交换矩阵 · 端口控制器 · 流分类
TSN交换机核心架构
15
TSN端点设计
端点的协议栈硬件化 · 发送与接收路径 · 中断与DMA设计
TSN端点设计
16
FPGA选型与资源评估
不同FPGA系列对TSN的支持 · 逻辑资源 · 收发器
FPGA选型
17
开发板与硬件平台
常用FPGA开发板 · TSN PHY芯片选型 · 接口电路设计要点
开发板硬件平台
18
IP核使用与定制
Xilinx/Intel以太网IP · TSN IP核 · 自定义逻辑与IP的集成
IP核使用
19
仿真验证方法
TSN协议仿真模型 · testbench设计 · 时序仿真
仿真验证方法TSN
20
硬件调试技巧
逻辑分析仪 · 在线调试 · 时序违规排查
硬件调试技巧逻辑分析仪
21
案例实战一
基于FPGA的时间同步模块设…
案例实战一FPGA
22
案例实战二
实现一个简单的Qbv门控调度器并仿真…
案例实战二Qbv
23
案例实战三
搭建一个FPGA TSN端点 · 实现与PC的通信
案例实战三FPGA
24
案例实战四
设计一个2端口TSN交换机原型 · 实现基本转发与调度
案例实战四TSN
25
常见问题与解决
时钟同步精度不足 · 时序收敛困难 · 资源占用过高
常见问题解决
26
性能优化与资源平衡
流水线设计 · 并行处理 · 存储优化
性能优化资源平衡
27
TSN与FPGA的进阶方向
TSN与AI结合 · TSN在5G前传 · 车载网络中的FPGA应用
TSNFPGA
28
综合项目设计
从需求分析到硬件架构 · RTL实现 · 验证
综合项目设计从需求分析到硬件…
29
课程总结与知识图谱
核心知识点回顾 · 常见误区 · 学习路径建议
课程总结知识图谱
30
结业考核与拓展
综合测试 · 项目答辩 · 推荐阅读与开源资源
结业考核拓展