VIP20
本课程属于：049-FPGA开发TSN时间敏感网络 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA实现TSN端口收发与调度完整链路

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · TSN技术背景 · 课程整体框架与实验环境准备
课程导入学习目标
02
TSN核心概念
时间敏感网络的定义 · 关键特性（时间同步 · 低延迟
TSN核心概念
03
IEEE 802.1AS时间同步
协议原理 · 时钟同步机制 · 在FPGA中的实现方法
IEEEAS
04
TSN流量类型与QoS
时间触发流 · 速率受限流 · 尽力而为流的特征及优先级映射
TSNQoS
05
FPGA开发基础回顾
Verilog/VHDL语法要点 · 时序设计基础 · 常用IP核使用
FPGA开发基础回顾
06
以太网MAC层基础
以太网帧格式 · MAC控制器结构 · FPGA中MAC IP核的配置与使用
MAC以太网
07
TSN端口接收链路设计
PHY接口 · RGMII/SGMII/10G接口选… · 接收FIFO与帧解析模块
TSN端口接收链路设计
08
TSN端口发送链路设计
发送调度 · 帧封装 · CRC校验
TSN端口发送链路设计
09
时间感知整形器（TAS）
IEEE 802.1Qbv机制 · 门控列表配置 · FPGA中的实现架构
TAS时间感知整形器
10
帧抢占（Frame Preemption）
IEEE 802.1Qbu原理 · FPGA实现中的中断与重组逻辑
FramePreemption
11
流过滤与监管（PSFP）
IEEE 802.1Qci机制 · 流分类 · 门控与流量计实现
PSFP流过滤
12
TSN调度算法
时间触发调度 · 速率受限调度 · 优先级调度在FPGA中的实现对比
TSN调度算法
13
FPGA中的队列管理
多队列结构 · 队列调度器设计 · 队列深度与丢包策略
FPGA队列管理
14
TSN交换机核心
端口间转发逻辑 · 基于时间触发的转发决策 · VLAN与TSN结合
TSN交换机核心
15
硬件时间戳
IEEE 1588时间戳单元设计 · 在收发路径中的插入与提取
硬件时间戳IEEE
16
时钟同步在FPGA中的实现
PLL/MMCM配置 · 时钟域交叉 · 同步误差补偿
FPGA时钟同步
17
TSN协议栈集成
在FPGA中实现LLDP · SRP · MSRP等协议的处理模块
TSN协议栈集成
18
FPGA开发工具流程
Vivado/Quartus工程创建 · 仿真 · 综合
FPGA开发工具流程
19
仿真验证方法
使用ModelSim/Questa进… · 时序仿真 · 测试平台搭建
仿真验证方法ModelSim/Que…
20
硬件调试技巧
使用逻辑分析仪 · ILA/VIO调试TSN收发链路 · 常见问题定位
硬件调试技巧使用逻辑分析仪
21
案例实战一
基于FPGA的TSN端口接收链路实现 · 包括PHY配置 · 帧接收与时间戳
案例实战一FPGA
22
案例实战二
基于FPGA的TSN端口发送链路实现 · 包括TAS调度与帧发送
案例实战二FPGA
23
案例实战三
实现简单的TSN交换机 · 支持两个端口的时间触发转发
案例实战三TSN
24
案例实战四
集成时间同步模块 · 实现多板卡时钟同步
案例实战四
25
性能优化
提升TSN链路吞吐量 · 降低延迟抖动 · 优化资源利用率
性能优化TSN
26
常见问题与解决方案
时钟同步失败 · 调度错乱 · 帧丢失
常见问题解决方案
27
TSN与FPGA的行业应用
工业控制 · 车载网络 · 音视频传输中的实际案例
TSNFPGA
28
前沿技术扩展
TSN与5G融合 · TSN over WiFi · FPGA在TSN中的新趋势
前沿技术扩展TSN
29
综合项目实战
设计一个完整的TSN端节点 · 包含收发 · 调度
综合项目实战TSN
30
课程总结与进阶路径
知识体系回顾 · 学习资源推荐 · 后续研究方向与职业发展建议
课程总结进阶路径