VIP20
本课程属于：049-FPGA开发TSN时间敏感网络 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA实现时间感知队列与多队列缓存

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · 时间感知队列与多队列缓存的背景和应用…
课程导入学习目标
02
FPGA基础回顾
可编程逻辑 · 时钟域 · 流水线
FPGA基础回顾
03
队列基础
FIFO · LIFO · 优先级队列的原理与FPGA实现方法
队列基础FIFO
04
时间感知队列概念
时间戳 · 截止时间 · 时间感知调度在队列中的意义
时间感知队列概念时间戳
05
多队列缓存架构
多队列的组织方式 · 共享缓存与独立缓存的设计权衡
多队列缓存架构多队列的组织方式
06
时间感知队列的硬件设计
时间戳生成 · 时间比较器 · 到期检测模块
时间感知队列的硬…时间戳生成
07
队列管理算法
严格优先级 · 加权公平队列 · 最早截止时间优先（EDF）在FPGA…
队列管理算法严格优先级
08
缓存分配策略
静态分配 · 动态分配 · 水线管理在FPGA中的实现
缓存分配策略静态分配
09
FPGA时序设计
跨时钟域处理 · 同步FIFO与异步FIFO在队列中的…
FPGA时序设计
10
BRAM与多队列缓存
利用BRAM实现多队列存储 · 地址映射与指针管理
BRAM多队列缓存
11
队列深度与缓存容量计算
根据业务需求计算队列深度 · 缓存大小和带宽
队列深度缓存容量计算
12
时间感知队列的RTL设计
Verilog/VHDL代码结构 · 模块划分 · 状态机设计
RTL时间感知队列的
13
多队列缓存控制器设计
仲裁逻辑 · 读写调度 · 背压机制
多队列缓存控制器…仲裁逻辑
14
仿真验证方法
编写testbench · 生成时间戳激励 · 验证队列行为
仿真验证方法testbench
15
时序约束与优化
设置时钟约束 · 优化关键路径 · 提高Fmax
时序约束优化
16
资源优化技巧
减少BRAM占用 · 复用逻辑 · 流水线平衡
资源优化技巧BRAM
17
案例实战一
简单时间感知FIFO设计——实现带时…
案例实战一FIFO
18
案例实战二
双队列优先级缓存——实现两个队列的优…
案例实战二双队列优先级缓存
19
案例实战三
四队列时间感知缓存——实现EDF调度…
案例实战三EDF
20
案例实战四
多队列共享缓存——实现动态分配与回收
案例实战四多队列共享缓存
21
常见问题一
时间戳溢出与回绕处理
常见问题一时间戳溢出
22
常见问题二
多队列竞争与死锁避免
常见问题二多队列竞争
23
常见问题三
缓存碎片化与整理策略
常见问题三缓存碎片化
24
常见问题四
时序收敛问题与调试方法
常见问题四时序收敛问题
25
性能评估
吞吐量 · 延迟 · 丢包率等指标在FPGA中的测量方法
性能评估吞吐量
26
与软件协同
FPGA时间感知队列与CPU/软件接… · 寄存器映射与中断
软件协同FPGA
27
高级主题
可配置参数化设计 · 生成器与脚本化设计流程
高级主题可配置参数化设计
28
综合提升
将时间感知队列应用于网络流量管理或实…
综合提升将时间感知队列应…
29
项目实践
从需求分析到FPGA实现完整项目流程 · 包括文档与测试
项目实践FPGA
30
课程总结
核心要点回顾 · 常见误区 · 学习路径建议与扩展资源
课程总结核心要点回顾