VIP20
本课程属于：049-FPGA开发TSN时间敏感网络 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA以太网MAC收发链路设计与实现

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · 所需背景知识（FPGA基础
课程导入学习目标
02
以太网基础
OSI模型与IEEE 802.3标准 · MAC层功能与帧格式（前导码 · SFD
以太网基础OSI
03
FPGA开发环境与工具链
Vivado/Quartus使用 · 仿真工具（ModelSim/Ques… · 版本控制与工程管理
FPGA开发环境
04
硬件接口与PHY芯片
常见PHY（RTL8211 · 88E1111）接口（MII · GMII
PHY硬件接口
05
时钟与复位设计
时钟域划分 · 跨时钟域处理（CDC） · 异步复位同步释放
时钟复位设计
06
MAC发送链路架构
发送状态机设计（空闲 · 前导码 · 数据
MAC发送链路架构
07
MAC接收链路架构
接收状态机设计（检测前导码 · 地址过滤 · CRC校验
MAC接收链路架构
08
CRC校验实现
CRC32算法原理 · 并行CRC计算 · Verilog实现与仿真验证
CRC校验实现
09
FIFO设计与应用
异步FIFO · 同步FIFO · 格雷码指针
FIFO设计
10
MAC地址过滤与帧分类
单播/多播/广播过滤 · VLAN标签处理 · 帧类型识别
MAC地址过滤
11
流量控制与背压机制
IEEE 802.3x PAUSE帧 · 基于FIFO水位的反压 · 发送调度
流量控制背压机制
12
MII/GMII/RGMII接口实现
各接口信号映射 · 时序约束 · 数据对齐与转换逻辑
MII/GMII/RGM…接口实现
13
PHY寄存器配置
MDIO/MDC接口时序 · PHY寄存器读写 · 自动协商与链路状态检测
PHY寄存器配置
14
发送链路仿真与验证
编写testbench · 激励生成 · 波形分析
发送链路仿真验证
15
接收链路仿真与验证
构造以太网帧 · 错误注入（CRC错 · 短帧）
接收链路仿真验证
16
FPGA约束与时序收敛
引脚分配 · 时序约束（input/output… · 跨时钟域约束
FPGA约束
17
板级调试方法
使用ILA/逻辑分析仪 · 在线抓取信号 · 常见调试流程
板级调试方法ILA
18
案例实战一
基于RGMII的千兆以太网MAC发送…
案例实战一RGMII
19
案例实战二
基于RGMII的千兆以太网MAC接收…
案例实战二RGMII
20
案例实战三
完整MAC收发回环测试（自发自收 · 数据比对 · 错误统计）
案例实战三MAC
21
性能优化
吞吐量提升 · 低延迟设计 · 流水线优化
性能优化吞吐量提升
22
多通道与多端口MAC设计
多队列调度 · MAC复用 · 共享FIFO与仲裁
MAC多通道
23
与上层协议栈接口
AXI4-Stream接口设计 · DMA集成 · TCP/IP卸载引擎（TOE）简介
上层协议栈接口AXI4-Stream
24
常见问题与解决方案
链路不通 · CRC错误 · 时序违例
常见问题解决方案
25
调试技巧与工具
仿真波形分析 · 断言验证 · 脚本自动化（Tcl/Python）
调试技巧工具
26
设计规范与可维护性
代码风格 · 模块划分 · 参数化设计
设计规范可维护性
27
综合提升
基于FPGA的以太网MAC与CPU软… · 实现网络通信
综合提升FPGA
28
综合提升
实现VLAN · QoS · 巨型帧等高级功能
综合提升VLAN
29
综合提升
设计一个支持多速率（10/100/1… · 并处理速率切换
综合提升设计一个支持多速…
30
课程总结与项目实战
综合项目（如以太网数据采集系统） · 课程回顾 · 扩展学习资源与未来方向
课程总结项目实战