首页
›
芯片设计与FPGA
›
048-Cache一致性协议MESI与MOESI状态机详解
›
《CPU缓存一致性协议性能调优工程实践》
VIP20
本课程属于:048-Cache一致性协议MESI与MOESI状态机详解
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
CPU缓存一致性协议性能调优实战指南
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
学习目标 · 核心概念 · 整体框架
课程导入
学习目标
02
计算机存储层次
从寄存器到主存的层级结构 · 缓存的作用与局部性原理
计算机存储层次
从寄存器到主存的…
03
缓存基础
缓存行 · 命中与缺失 · 写策略(写直达/写回)等基本概念
缓存基础
缓存行
04
缓存一致性问题的产生
多核共享内存时的数据不一致场景与经典…
缓存一致性问题的…
多核共享内存时的…
05
MESI协议详解
四种状态(Modified · Exclusive · Shared
MESI
协议详解
06
MESIF与MOESI协议
扩展协议的状态含义与适用场景
MESIF
MOESI
07
目录协议与嗅探协议
两种一致性实现机制的对比与优缺点
目录协议
嗅探协议
08
总线嗅探与广播
一致性消息的传播方式与带宽开销
总线嗅探
广播
09
缓存一致性协议的性能影响
协议消息对延迟 · 吞吐量和功耗的影响
缓存一致性协议的…
协议消息对延迟
10
伪共享(False Sharing)
定义 · 产生原因 · 检测方法与性能危害
False
Sharing
11
缓存行填充与对齐
通过结构体设计避免伪共享的实战技巧
缓存行填充
对齐
12
原子操作与锁的实现
从硬件原子指令到锁的演进 · 一致性协议如何支撑同步
原子操作
锁的实现
13
内存屏障(Memory Barrier)
为什么需要屏障 · 屏障类型与CPU重排序
Memory
Barrier
14
内存模型
x86-TSO · ARM/POWER弱内存模型对编程的…
内存模型
x86-TSO
15
性能分析工具
使用perf · VTune等工具定位缓存一致性相关性…
性能分析工具
perf
16
实验环境搭建
配置多核服务器 · 虚拟机或云实例 · 准备基准测试程序
实验环境搭建
配置多核服务器
17
基准测试设计
如何设计微基准测试来测量缓存一致性开…
基准测试设计
如何设计微基准测…
18
案例实战一
多线程计数器性能优化 · 对比原子操作 · 锁与无锁方案
案例实战一
多线程计数器性能…
19
案例实战二
链表并发访问的缓存一致性优化 · 使用读写锁与RCU
案例实战二
链表并发访问的缓…
20
案例实战三
生产者-消费者队列的缓存友好设计 · 避免伪共享
案例实战三
生产者
21
案例实战四
矩阵计算中的缓存分块与一致性优化
案例实战四
矩阵计算
22
NUMA架构下的缓存一致性
NUMA感知编程与数据本地性优化
NUMA
架构下的缓存一致…
23
编译器与运行时优化
编译器屏障 · volatile · C++11内存序的使用
编译器
运行时优化
24
无锁编程实践
CAS · FAA等原子操作的正确使用与性能调优
无锁编程实践
CAS
25
常见问题诊断
死锁 · 活锁 · 性能抖动与一致性协议相关的排查方法
常见问题诊断
死锁
26
高级主题
一致性协议与虚拟化 · 容器环境下的性能影响
高级主题
一致性协议
27
高级主题
一致性协议与硬件事务内存(TSX)的…
高级主题
TSX
28
综合实战
设计一个高并发缓存系统 · 综合运用一致性优化技术
综合实战
设计一个高并发缓…
29
性能调优方法论
从分析 · 优化到验证的完整流程 · 以及常见陷阱
性能调优方法论
从分析
30
课程总结与展望
回顾核心要点 · 探讨未来趋势(如CXL · 异构计算)
课程总结
回顾核心要点
所属VIP或分类
同VIP:Cache一致性协议MESI与MOESI状态机工程应用
同VIP:CPU多核缓存一致性协议学习路径指南
同VIP:CPU多核缓存同步MESI协议工程实践