4、输入数据准备与检查：工艺文件、设计网表、寄生参数、激励文件（VCD/SAIF）的格式要求、常见数据缺失或错误识别

Redhawk 作为业界领先的芯片功耗与电源完整性（IR/EM）分析工具，其分析结果的准确性高度依赖于输入数据的完整性与规范性。在实际工程中，大量分析失败或结果偏差并非源于工具设置错误，而是由于输入数据准备不当。本章将系统梳理 Redhawk 四大核心输入——工艺文件（Tech File）、设计网表（Netlist）、寄生参数（Parasitics）以及激励文件（VCD/SAIF）——的格式要求、检查方法及常见错误识别，帮助工程师建立一套标准化的数据体检流程。

4.1 工艺文件（Tech File）的格式要求与检查

核心原理：工艺文件是 Redhawk 进行功耗计算和 IR/EM 分析的物理基础，它定义了金属层堆叠、通孔电阻、电流密度极限（EM 规则）、介质厚度以及温度系数等关键参数。Redhawk 支持两种主流工艺文件格式：.tf（Technology File，用于后端物理验证）和 .tech（Redhawk 专用格式，通常由晶圆厂或 PDK 提供）。此外，.layermap 文件用于将 GDSII 或 DEF 中的层号映射到工艺文件中的层名。

判断方法：在 Redhawk GUI 中加载工艺文件后，执行 check_tech 命令或使用 verify_process 菜单。重点检查日志中是否有 WARNING 或 ERROR 级别的层映射失败信息。同时，建议打开工艺文件，人工抽查 3-5 个关键金属层的 EM 规则数值是否与 PDK 手册一致。

4.2 设计网表（Netlist）的格式要求与检查

核心原理：Redhawk 需要门级网表（Gate-Level Netlist）来识别标准单元、宏单元（Memory/IP）以及它们之间的连接关系。网表通常以 Verilog（.v）或 VHDL（.vhd）格式提供，同时需要配套的 DEF 文件（包含物理布局信息）和 LEF 文件（包含单元几何与功耗端口定义）。对于混合信号设计，还需提供 SPICE 子电路网表。

操作流程：

1. 语法检查：使用 vcheck 或 read_verilog -check 命令验证网表语法完整性。
2. 层次展开：确认网表是展平（Flatten）还是层次化（Hierarchical）。Redhawk 推荐使用展平网表，若为层次化需执行 uniquify 操作。
3. 单元映射：检查网表中的所有标准单元是否在 LEF 中均有定义。使用 report_undefined_cells 命令。
4. 电源地连接：确认所有单元的 VDD/VSS 引脚已正确连接到电源网络（PG Net）。

常见误区：工程师常忽略网表中的 don't touch 属性或 dont_use 单元。Redhawk 在功耗分析时会尝试对这些单元进行时序或功耗优化，导致结果与签核（Signoff）不一致。建议在读取网表后，使用 set_dont_touch 命令保护关键路径单元。

4.3 寄生参数（Parasitics）的格式要求与检查

核心原理：寄生参数文件描述了互连线的电阻、电容（以及可选的电感），是 IR Drop 和 EM 分析的核心输入。Redhawk 支持标准寄生参数格式（SPEF）、详细标准寄生参数格式（DSPF）以及 SPICE 格式（.spf）。SPEF 是最常用格式，它包含网络名、节点名、电阻电容值以及耦合电容信息。

判断方法：在 Redhawk 中加载 SPEF 后，执行 report_parasitics -summary 查看网络总数、电阻电容总数。重点检查：

• 覆盖率：SPEF 中网络数量应与网表中物理网络数量一致（差异应小于 1%）。
• 单位一致性：SPEF 中的电阻单位（通常为 ohm）和电容单位（通常为 fF）必须与工艺文件匹配。
• 耦合电容：若 SPEF 包含 *CC 段，确认耦合电容值未出现负值或异常大值（>100fF）。

4.4 激励文件（VCD/SAIF）的格式要求与检查

核心原理：激励文件记录了设计中各节点的翻转活动（Toggle Activity），是功耗分析（Power Analysis）的输入。VCD（Value Change Dump）是标准格式，包含每个节点的翻转时间戳；SAIF（Switching Activity Interchange Format）是 Synopsys 提出的压缩格式，仅包含翻转率（Toggle Rate）和静态概率（Static Probability），文件体积更小。Redhawk 同时支持两种格式，但推荐使用 SAIF 进行大规模芯片分析。

格式要求：

• VCD：必须包含 $timescale 声明（如 1ns），且时间戳单位需与设计约束一致。每个信号需有完整的 $var 定义。
• SAIF：需包含 DURATION（仿真时长）、TOGGLE_COUNT 和 STATIC_PROBABILITY。文件头部需有 INSTANCE 路径信息。

检查流程：

1. 覆盖率验证：使用 report_switching_activity 检查有多少比例的寄存器（Flip-Flop）有翻转数据。若覆盖率低于 90%，功耗结果可能不准确。
2. 时间一致性：确认 VCD 中的仿真时间范围覆盖了设计的主要工作模式（如功能模式、扫描测试模式）。
3. 时钟信号：检查时钟网络的翻转率是否合理（通常为 100% 或 50%）。若时钟翻转率为 0，说明 VCD 未正确记录时钟。

常见误区：工程师常忽略 VCD 中的 $dumpvars 指令，导致部分信号未记录翻转。建议在仿真脚本中使用 $dumpall 或 $dumpoff 配合 $dumpon 控制记录范围，确保关键模块全覆盖。

4.5 数据缺失与错误的系统化识别策略

核心原理：建立一套“三层检查”机制，从文件级、网络级、时序级三个维度系统化排查数据问题。

操作流程：在 Redhawk 启动阶段，建议依次执行以下命令：

read_tech_file -file tech.tf
read_lef -file stdcell.lef
read_def -file design.def
read_verilog -file netlist.v
read_spef -file design.spef
read_saif -file activity.saif
check_design -all

执行 check_design -all 后，重点查看 ERROR 和 CRITICAL WARNING 级别的信息。若存在 FATAL 错误，需逐一解决后才能继续。