1. DRC 基础概念：设计规则检查的工程基石

设计规则检查（Design Rule Check, DRC）是芯片物理验证流程中最核心、最前置的自动化检查环节。它的本质是用一组几何约束条件，验证版图（Layout）图形是否满足特定工艺节点下的制造良率与可靠性要求。DRC 不检查电路功能是否正确，只检查版图“画得是否合规”。

1.1 DRC 在芯片设计流程中的位置

DRC 位于数字/模拟后端设计的物理验证阶段，通常在布局布线（P&R）或版图绘制完成之后、寄生参数提取（LVS/PEX）之前执行。下图展示了 DRC 在标准 ASIC 设计流程中的关键位置：

1.2 常见 DRC 规则类型

DRC 规则按几何约束维度可分为以下五大类。理解这些规则类型是调试 DRC 错误的第一步。

1.3 宽度规则详解

宽度规则是最基础的 DRC 规则，它确保版图中每一层图形的最小宽度不低于光刻分辨率与刻蚀工艺所能保证的极限值。违例宽度会导致金属线断裂、多晶硅栅电阻过大或通孔接触不良。

• 最小宽度（Min Width）： 由工艺节点决定，例如 28nm 工艺中金属 1 最小宽度通常为 0.07μm。
• 最大宽度（Max Width）： 某些层（如扩散区）有最大宽度限制，过宽会导致阱注入不均匀。
• 槽宽规则（Slot Width）： 宽金属线必须开槽（Slot）以释放应力，槽宽也有最小约束。

1.4 间距规则详解

间距规则防止同一层或不同层上的图形因距离过近而发生电学短路或工艺桥接。间距违例是 DRC 调试中最常见的错误类型。

1.5 包围规则详解

包围规则（Enclosure）检查一层图形是否充分覆盖另一层图形，以确保接触电阻、电流承载能力和工艺容差。包围不足会导致接触孔边缘暴露、金属迁移加速或器件失效。

常见的包围检查场景包括：

• 接触孔/通孔包围： 金属层必须完全包围接触孔（Contact）或通孔（Via），通常要求各方向至少延伸 0.02~0.05μm。
• 阱包围： 有源区（Active）必须被阱（Well）完全包围，防止漏电。
• 栅包围： 多晶硅栅必须超出有源区一定长度，形成有效的沟道边缘。

1.6 DRC 规则文件与运行流程

DRC 规则由晶圆厂（Foundry）以规则文件的形式提供，常见格式包括：

• Calibre SVRF（Standard Verification Rule Format）： Mentor Graphics 工具的标准规则格式。
• ICV / PVS 规则： Synopsys 和 Cadence 工具各自的规则语言。
• DRC Deck： 包含所有规则语句的脚本集合，通常按层和类型分组。

一个典型的 DRC 运行流程包含以下步骤：

1. 输入准备： GDSII/OASIS 版图文件 + DRC 规则文件 + 运行脚本。
2. 规则加载： DRC 工具解析规则文件，构建几何约束数据库。
3. 几何运算： 工具对版图进行布尔运算、尺寸测量、密度计算等。
4. 违例标记： 将违反规则的图形位置标记为 DRC 错误（Error Marker）。
5. 结果输出： 生成 DRC 报告（RVE/ASCII）和标记版图（DRC Database）。