1. DRC 基础概念
1.1 什么是设计规则检查（DRC）
设计规则检查（Design Rule Check，DRC）是芯片物理验证中最基础、最核心的步骤之一。它通过一组由晶圆厂（Foundry）定义的几何约束规则，自动检查版图（Layout）中所有图形是否满足制造工艺的物理极限。DRC 确保版图在光刻、刻蚀、沉积等实际制造过程中不会因图形过窄、过近、重叠不足或密度异常而导致芯片失效。
核心定义：DRC 是版图与工艺规则之间的自动化几何合规性校验。它不检查电路功能，只检查图形是否“可制造”。
DRC 规则通常以标准格式（如 SVRF、TCL+）编写，包含以下几类基本检查：
| 规则类别 | 典型检查项 | 违反后果 |
|---|---|---|
| 宽度（Width） | 最小线宽、最小沟道长度 | 断线、电阻增大、晶体管阈值漂移 |
| 间距（Spacing） | 同层间距、异层间距 | 桥接、漏电、短路 |
| 包围（Enclosure） | 接触孔/通孔被金属包围的最小余量 | 接触电阻增大、通孔开路 |
| 密度（Density） | 金属/多晶硅的图形密度范围 | CMP 平坦度失效、刻蚀速率不均 |
| 天线效应（Antenna） | 长金属线连接栅极的比例 | 等离子体损伤击穿栅氧 |
1.2 DRC 在芯片设计流程中的位置
DRC 处于芯片设计后端流程的物理验证阶段，是版图完成后、流片（Tape-out）前的关键质量关卡。下图展示了 DRC 在完整数字芯片设计流程中的位置：
流程要点：DRC 通常在布局布线（P&R）完成后立即执行，也可以在版图编辑过程中分段运行。先进工艺节点（7nm 及以下）往往需要多次 DRC 迭代，每次修复一批违反，直到零违反（Zero DRC Violation）状态。
1.3 DRC 的重要性与目标
DRC 在芯片设计中的重要性体现在以下四个维度：
- 制造良率保障： 违反 DRC 规则的图形在晶圆制造中会产生断线、桥接、短路等缺陷，直接导致芯片失效。严格的 DRC 是保证高良率（Yield）的前提。
- 工艺可靠性： 规则中包含了电迁移（EM）、应力、热效应等可靠性约束，确保芯片在长期工作条件下不退化。
- 流片风险控制： 一次流片成本动辄数百万美元，DRC 是流片前最后一道可编程的“安”，避免因版图错误导致整批晶圆报废。
- 设计-工艺协同优化（DTCO）： 在先进节点，DRC 规则已从简单几何约束演变为包含光刻模型、刻蚀模型、CMP 模型的复杂规则集，推动设计与工艺的协同优化。
| 目标维度 | 具体目标 | 衡量指标 |
|---|---|---|
| 完整性 | 覆盖所有工艺层和所有关键几何约束 | 规则覆盖率 ≥ 99.9% |
| 准确性 | 无漏报（False Negative）、控制误报（False Positive） | 误报率 < 5% |
| 效率 | 全芯片 DRC 运行时间可控 | 全芯片 < 24 小时（先进节点） |
| 可调试性 | 违反报告清晰、定位准确、支持图形化 Debug | 平均修复时间 < 30 分钟/处 |
常见误区：DRC 零违反 ≠ 芯片一定成功。DRC 只检查规则文件中显式定义的约束，不检查电路功能、时序、功耗、信号完整性。DRC 通过后仍需进行 LVS、时序签核、功耗分析、IR Drop 分析等验证。
下图总结了 DRC 在物理验证体系中的核心地位及其与其他验证方法的关系：
总结：DRC 是芯片从设计走向制造的“通行证”。它通过自动化几何规则检查，确保版图在物理上可制造、可靠、可量产。理解 DRC 的基本概念、流程位置和核心目标，是掌握后续规则文件解析与 Calibre DRC 实战的基础。