2. Calibre 工具介绍:DRC 功能、物理验证地位与 PEX/LVS 关系

Calibre 是西门子 EDA(Siemens EDA)旗下业界标准的物理验证工具套件,在集成电路设计后端流程中占据核心地位。对于版图设计工程师而言,Calibre DRC 是每日使用频率最高的工具之一。本章从功能定位、验证体系中的角色以及与其他工具的关系三个维度,系统介绍 Calibre 工具。

2.1 Calibre DRC 工具的核心功能

Calibre DRC(Design Rule Checking)是 Calibre 物理验证套件中最基础、最关键的模块。其核心功能是逐条检查版图(GDSII/OASIS)是否符合代工厂(Foundry)定义的工艺设计规则。

功能类别 具体能力 典型检查项
几何规则检查 检查版图层间与层内的几何约束 最小宽度、最小间距、最小包围、最小面积、孔密度
天线效应检查 检测等离子体损伤风险 天线比率、跳线插入、二极管保护
密度与均匀性检查 确保 CMP 平坦化工艺的可行性 金属密度窗口、密度梯度、虚拟填充规则
电气规则检查 检查版图连接的电气合理性 浮空节点、短路、断路、阱接触缺失
可制造性检查 提升光刻与刻蚀良率 线端间距、通孔覆盖、最小转角、OPC 辅助图形规则
关键认知: Calibre DRC 的规则文件(.rul 或 .svrf)由代工厂提供,通常包含数千到数万条规则。版图工程师的 DRC 修复工作,本质上是将版图调整到满足这些规则的状态。

2.2 Calibre 在物理验证中的地位

在数字与模拟集成电路设计流程中,物理验证(Physical Verification)是流片前的最后一道质量关卡。Calibre 在整个物理验证生态中占据主导地位,被全球绝大多数代工厂(TSMC、Samsung、SMIC、GF 等)指定为 sign-off 级工具。

行业惯例: 代工厂发布的 PDK(Process Design Kit)中,DRC 规则文件通常以 Calibre SVRF(Standard Verification Rule Format)格式提供。这意味着无论前端使用何种 EDA 工具(Cadence、Synopsys、Mentor),最终 sign-off 都必须通过 Calibre DRC。

Calibre 在物理验证中的核心地位体现在以下三个层面:

  • Sign-off 标准: 代工厂只接受 Calibre DRC 和 Calibre LVS 的 clean 结果作为流片依据。
  • 规则覆盖度: 支持最复杂的先进工艺规则(7nm/5nm/3nm 的多图案拆分、SADP、LELE 等)。
  • 性能与容量: 分布式处理架构支持全芯片级(Full-chip)版图验证,处理数十亿级多边形。
Calibre 在物理验证流程中的核心地位 版图 GDSII/OASIS 网表 (SPICE/Verilog) Calibre 验证引擎 DRC 设计规则检查 LVS 版图与电路一致性 PEX 寄生参数提取 Sign-off 报告:DRC Clean + LVS Clean + PEX 寄生网表 物理验证三件套:DRC → LVS → PEX 顺序执行,缺一不可 DRC 保证版图可制造,LVS 保证电路功能正确,PEX 保证时序与功耗准确

2.3 Calibre DRC 与 PEX / LVS 的关系

在 Calibre 物理验证套件中,DRC、LVS、PEX 三个模块既有明确分工,又存在紧密的上下游依赖关系。理解它们之间的区别与联系,是高效进行版图修复的前提。

2.3.1 三者的核心差异

对比维度 DRC LVS PEX
检查对象 版图几何图形 版图 vs 电路网表 版图物理结构
检查目标 是否符合工艺规则 连接与器件是否一致 提取寄生 R、C、CC
输入文件 GDSII + DRC 规则文件 GDSII + 网表 + LVS 规则 GDSII + LVS 规则 + PEX 控制
输出结果 DRC 错误标记 + 报告 LVS 通过/不通过 + 差异报告 寄生参数网表(DSPF/SPEF)
执行顺序 第 1 步(必须先 clean) 第 2 步(DRC clean 后执行) 第 3 步(LVS clean 后执行)

2.3.2 上下游依赖关系

在标准物理验证流程中,DRC、LVS、PEX 之间存在严格的先后顺序和依赖关系:

  • DRC → LVS: DRC 必须率先 clean。如果版图存在短路、断路或器件尺寸错误,LVS 将无法正确识别器件和连接,导致大量误报。
  • LVS → PEX: LVS clean 意味着版图与电路网表完全一致,此时 PEX 提取的寄生参数才有意义。若 LVS 未通过,PEX 提取的寄生网表无法对应正确的电路拓扑。
  • DRC 与 PEX 的间接关系: DRC 错误(如金属线宽不足、间距违规)会直接影响寄生电阻和电容的数值,但 PEX 工具本身不检查 DRC 规则。因此,DRC clean 是 PEX 结果准确性的隐含前提。
常见误区: 部分初学者在 DRC 未 clean 的情况下直接运行 LVS 或 PEX,试图提前定位问题。这种做法不仅浪费时间,还会因为版图几何错误导致 LVS 误报率极高,反而增加调试难度。正确的做法是:先 DRC clean,再 LVS clean,最后 PEX。
DRC / LVS / PEX 执行流程与依赖关系 阶段 1:DRC 设计规则检查 Clean? 修改版图 阶段 2:LVS 版图 vs 电路一致性 Clean? 修改版图/网表 PEX 寄生提取 严格顺序:DRC Clean → LVS Clean → PEX 任何一步未通过,都不能进入下一步。红色虚线表示返回修改的迭代路径。

2.4 本章小结

  • Calibre DRC 是物理验证的起点,负责检查版图几何是否满足代工厂工艺规则。
  • Calibre 是业界 sign-off 标准工具,在物理验证流程中处于不可替代的核心地位。
  • DRC / LVS / PEX 三者顺序执行、层层递进:DRC 保证可制造性,LVS 保证功能正确性,PEX 保证性能准确性。
  • 版图工程师的日常工作流程是:修复 DRC → 修复 LVS → 修复 DRC(迭代)→ 最终 clean → 交付 PEX。