1. DRC基础概念：设计规则检查

1.1 什么是设计规则检查（DRC）

设计规则检查（Design Rule Check，DRC）是芯片物理验证流程中最基础、最核心的环节。它通过自动化工具，将芯片版图（Layout）中的几何图形与代工厂（Foundry）制定的设计规则进行逐条比对，确保版图在物理制造层面具备可生产性。

DRC 的本质是“几何约束验证”——它不关心电路功能是否正确，只关心版图上的每一层图形是否满足制造工艺对宽度、间距、包围、密度等参数的物理限制。

1.2 DRC 在芯片制造中的重要性

在芯片制造过程中，光刻、刻蚀、沉积等工艺步骤存在物理极限。如果版图上的图形过窄、间距过小或密度不均，将直接导致芯片在晶圆上出现短路、断路、桥接、孔洞等物理缺陷。DRC 的重要性体现在以下三个层面：

1.3 DRC 检查的核心维度

设计规则通常按物理维度分类，下表列出最常见的检查类型：

1.4 DRC 在物理验证流程中的位置

下图展示了 DRC 在芯片物理验证全流程中的核心位置：

1.5 DRC 规则文件的结构

DRC 规则通常以 SVRF（Standard Verification Rule Format） 或 TCL 格式编写。以下是一个典型的 Calibre DRC 规则片段：

// 定义层
M1 = layer(31)
V1 = layer(32)
M2 = layer(33)

// 宽度规则：M1 最小宽度 0.1μm
M1_WIDTH = width(M1) < 0.1
@ M1_WIDTH "M1 minimum width violation"

// 间距规则：M1 到 M1 最小间距 0.12μm
M1_SPACE = space(M1) < 0.12
@ M1_SPACE "M1 minimum space violation"

// 包围规则：V1 被 M1 包围至少 0.02μm
V1_ENC_M1 = enclosure M1 V1 < 0.02
@ V1_ENC_M1 "V1 enclosure by M1 violation"

1.6 DRC 结果分析的核心指标

当 DRC 运行完成后，工具会输出一份结果报告。工程师需要关注以下关键指标：

• 违规总数（Total Violations）： 所有违反规则的实例数量，是衡量版图质量的首要指标。
• 违规类型分布： 按规则类别统计的违规数量，帮助定位高频问题区域。
• 违规严重等级： 代工厂通常将规则分为 Fatal（致命）、Warning（警告）、Info（信息） 三级。
• 违规坐标与层信息： 每条违规记录包含精确的版图坐标和涉及的层，便于在版图编辑器中定位修复。

1.7 DRC 与 ICV 的初步对比视角

作为本课程的核心对比对象，Calibre 和 ICV 在 DRC 执行层面存在显著差异：