2、AXI通道详解：读地址通道(AR)、读数据通道(R)、写地址通道(AW)、写数据通道(W)、写响应通道(B)信号定义与时序

AXI4 协议将总线事务拆分为五个独立的通道，实现了读/写地址、读/写数据与写响应的解耦。每个通道均为单方向传输，由主设备（Manager）或从设备（Subordinate）驱动，并通过 VALID/READY 握手机制完成数据交换。本章逐一解析五个通道的信号定义、握手规则及典型时序。

2.1 通道握手基础：VALID/READY 机制

所有 AXI 通道均采用相同的点对点握手机制：

• VALID：由发送方驱动，表示当前通道上的地址/数据/响应信号有效。
• READY：由接收方驱动，表示接收方已准备好接收数据。

数据传输发生在 VALID 与 READY 同时为高 的时钟上升沿。三种典型握手场景如下：

2.2 读地址通道（AR）

读地址通道由主设备驱动，向从设备发送读请求的起始地址及控制信息。该通道是读事务的发起端，决定了后续读数据通道的返回内容。

2.2.1 信号定义

2.2.2 时序要求

• ARVALID 置位后，ARADDR 及所有控制信号必须保持稳定，直到 ARREADY 被拉高且握手完成。
• 从设备可以在 ARVALID 置位前就拉高 ARREADY（提前准备），但必须在 ARVALID 有效时采样地址。
• 读地址通道与读数据通道之间无固定时序依赖，从设备可在接收地址后任意周期返回数据。

2.3 读数据通道（R）

读数据通道由从设备驱动，向主设备返回读请求的数据及响应状态。该通道支持乱序返回，通过 RID 与 ARID 匹配。

2.3.1 信号定义

2.3.2 时序要求

• 从设备必须在 RVALID 置位时提供有效的 RDATA、RRESP 和 RID。
• RLAST 必须在突发传输的最后一拍置位，且与 RVALID 同步。
• 主设备可以延迟 RREADY 以进行流控，但必须保证最终接收所有数据。
• 读数据通道支持 交错传输：不同 ID 的数据拍可以交替返回，但同一 ID 内的数据必须按顺序返回。

2.4 写地址通道（AW）

写地址通道由主设备驱动，向从设备发送写请求的起始地址及控制信息。该通道与读地址通道结构对称，但服务于写事务。

2.4.1 信号定义

2.4.2 时序要求

• 写地址通道与写数据通道之间无严格时序依赖，主设备可以先发地址后发数据，也可以先发数据后发地址，或同时发送。
• 从设备必须在接收到 AWADDR 和 W 数据后，才能产生写响应 B 通道的响应。
• AWVALID 与 ARVALID 可以同时置位，实现读写并行。

2.5 写数据通道（W）

写数据通道由主设备驱动，向从设备发送待写入的数据及字节选通信号。该通道是 AXI 中唯一包含字节使能的通道。

2.5.1 信号定义

2.5.2 时序要求

• WLAST 必须在突发传输的最后一拍置位，且与 WVALID 同步。
• WSTRB 与 WDATA 必须同时有效，从设备根据 WSTRB 决定哪些字节写入存储器。
• 写数据通道支持 交错传输（AXI3），但 AXI4 已移除该特性，同一写事务的数据必须连续发送。
• 主设备可以在 WVALID 置位前等待从设备拉高 WREADY，但必须保证数据不丢失。

2.6 写响应通道（B）

写响应通道由从设备驱动，向主设备返回写事务的完成状态。每个写事务对应一个写响应，且必须在 WLAST 握手之后发出。

2.6.1 信号定义

2.6.2 时序要求

• 从设备必须在完成整个写突发（即 WLAST 握手后）才能置位 BVALID。
• BVALID 与 BREADY 的握手规则与其他通道一致。
• 写响应通道不支持乱序：同一 ID 的写响应必须按写地址发送顺序返回。

2.7 五通道时序关系总览

下图展示了 AXI 读事务与写事务中五个通道的典型时序关系，帮助理解通道间的依赖与并行性。

2.8 通道间依赖关系总结

下表归纳了五个通道之间的依赖关系，是 UVM 验证环境中构造事务序列和检查时序的关键依据：

2.9 典型时序波形示例

以下代码片段展示了 Verilog 中 AXI 写事务的握手时序实现，重点体现 AW、W、B 三个通道的交互：

// AXI 写事务握手时序示例
always @(posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    aw_valid <= 1'b0;
    w_valid  <= 1'b0;
    b_ready  <= 1'b0;
  end else begin
    // 写地址通道：地址有效后等待从设备 ready
    if (aw_valid && aw_ready) begin
      aw_valid <= 1'b0;  // 握手完成，撤销 valid
    end else if (start_write) begin
      aw_valid <= 1'b1;  // 发起写地址
      aw_addr  <= write_addr;
      aw_len   <= burst_len;
    end

    // 写数据通道：数据有效后等待从设备 ready
    if (w_valid && w_ready) begin
      w_valid <= 1'b0;
    end else if (aw_valid && aw_ready) begin
      w_valid <= 1'b1;   // 地址握手后立即发送数据
      w_data  <= write_data[0];
      w_last  <= (burst_len == 0);
    end

    // 写响应通道：主设备准备好接收响应
    if (b_valid && b_ready) begin
      b_ready <= 1'b0;   // 响应接收完成
    end else if (w_last && w_ready) begin
      b_ready <= 1'b1;   // 最后一拍数据握手后准备接收响应
    end
  end
end