4. 接口封装中的 modport：方向控制与典型定义

在 SystemVerilog 接口封装中，modport（模块端口）是控制信号访问方向的核心机制。它定义了接口中每个信号在特定模块视角下的方向（input、output、inout 或 ref），从而在连接不同模块时提供清晰的信号流向约束，避免因方向混乱导致的仿真错误。

4.1 modport 的作用

• 方向约束：为接口中的每个信号指定在某个模块中的方向，防止信号被错误驱动或读取。
• 多视角隔离：同一个接口可以定义多个 modport，分别对应不同的模块（如 master、slave、monitor），实现信号访问权限的精细控制。
• 提高可读性：通过 modport 名称（如 .master、.slave）直观表达模块角色，降低连接错误概率。
• 编译时检查：在编译阶段即可检测方向冲突，提前暴露设计问题。

4.2 方向控制规则

4.3 典型 modport 定义示例

以下是一个 AXI-Stream 风格接口的 modport 定义，包含 master、slave 和 monitor 三种视角：

interface axis_if #(
  parameter DATA_WIDTH = 8
) (
  input logic clk,
  input logic rst_n
);
  // 信号声明
  logic               tvalid;
  logic               tready;
  logic [DATA_WIDTH-1:0] tdata;
  logic               tlast;
  logic               tuser;

  // master modport：驱动端视角
  modport master (
    input  clk, rst_n,
    output tvalid, tdata, tlast, tuser,
    input  tready
  );

  // slave modport：接收端视角
  modport slave (
    input  clk, rst_n,
    input  tvalid, tdata, tlast, tuser,
    output tready
  );

  // monitor modport：验证组件视角（只读）
  modport monitor (
    input clk, rst_n,
    input tvalid, tready, tdata, tlast, tuser
  );

endinterface : axis_if

4.4 modport 连接示例

在模块实例化时，通过 . 语法指定使用哪个 modport：

module tb_top;
  logic clk, rst_n;
  axis_if #(8) axis_if_inst (.*);

  // 发送端使用 master modport
  axis_master u_master (
    .axis(axis_if_inst.master)
  );

  // 接收端使用 slave modport
  axis_slave u_slave (
    .axis(axis_if_inst.slave)
  );

  // 验证组件使用 monitor modport
  axis_monitor u_monitor (
    .axis(axis_if_inst.monitor)
  );
endmodule

4.5 modport 方向关系图

下图展示了同一个接口中，不同 modport 对同一组信号的方向定义关系：

4.6 常见错误与避坑

• 方向冲突：同一个信号在两个 modport 中都被声明为 output，导致多驱动错误。应确保一个信号只有一个驱动源。
• 遗漏 modport：在模块端口声明中未使用 modport，直接连接接口信号，会失去方向检查保护。
• monitor 误驱动：monitor modport 中误将某个信号声明为 output，可能导致验证组件意外干扰设计。
• 参数化接口中的 modport：当接口包含参数时，modport 定义必须放在参数声明之后，否则编译报错。