4. 硬件加速平台架构：常见硬件加速平台的架构与工作原理

在大型 SoC 验证中，纯软件仿真（Simulation）的速度瓶颈日益凸显。硬件加速平台通过将设计映射到专用硬件（FPGA 或定制处理器阵列）上运行，将仿真速度从 kHz 级提升至 MHz 甚至数十 MHz 级。本章深入剖析三大主流商业硬件加速平台——Synopsys Zebu、Cadence Palladium 和 Siemens Veloce 的核心架构与工作原理，为后续基于 UVM 的硬件加速部署奠定平台认知基础。

4.1 硬件加速平台通用架构模型

尽管各厂商实现细节不同，所有硬件加速平台均遵循一个通用的分层架构模型。该模型将验证环境划分为三个关键域：

通用硬件加速平台三层架构：
1. 主机域（Host Domain）： 运行软件仿真器、调试器、UVM Testbench 及波形查看工具。通过 PCIe 或以太网与加速器通信。
2. 加速域（Accelerator Domain）： 由 FPGA 阵列或专用处理器组成，负责执行被加速的 DUT（Design Under Test）逻辑。
3. 接口域（Interface Domain）： 提供物理接口（如 PCIe Gen5/6、DDR5、Ethernet 100G）连接外部真实设备或虚拟主机。
硬件加速平台通用三层架构 硬件加速平台通用三层架构 主机域（Host Domain） UVM Testbench | 软件仿真器 | 调试器 | 波形查看 通信接口：PCIe Gen5 / 以太网 100G 加速域（Accelerator Domain） FPGA 阵列 / 定制处理器阵列 DUT 逻辑映射 | 时钟精确执行 | 事务级加速 接口域（Interface Domain） 物理接口：PCIe / DDR5 / Ethernet / USB / MIPI 连接外部真实设备或虚拟主机

4.2 三大主流平台架构对比

下表从核心架构、计算单元、编译流程、调试能力及典型应用场景五个维度，对 Zebu、Palladium 和 Veloce 进行系统性对比：

对比维度 Synopsys Zebu Cadence Palladium Siemens Veloce
核心架构 大规模 FPGA 阵列 + 专用互联芯片 定制处理器阵列（Custom Processor Array） 商用 FPGA + 专用加速桥接芯片
计算单元 Xilinx / Intel FPGA（每单元 200K~500K LUT） 专有处理器核（每核 8~16 个 ALU） Intel Agilex / Stratix FPGA
编译流程 RTL → 综合 → 分区 → 布局布线 → 位流生成 RTL → 编译 → 映射到处理器指令 → 加载 RTL → 综合 → 分区 → 布局布线 → 位流生成
调试能力 全信号可视性（Full Visibility），支持动态探针 全信号可视性，支持断点与单步执行 全信号可视性，支持波形实时回传
典型应用 大型 SoC 验证、功耗分析、软件启动 超大规模芯片验证、硬件/软件协同验证 中大型芯片验证、外设接口验证

4.3 Synopsys Zebu 架构详解

Zebu 采用 FPGA 阵列 + 专用互联芯片（Zebu Interconnect Chip, ZIC） 的架构。其核心设计理念是“可扩展的硬件仿真”，通过堆叠 FPGA 板卡实现容量线性增长。

  • Zebu Server 机箱： 包含多块 Zebu FPGA 板卡，每块板卡搭载 2~4 颗高端 FPGA。机箱间通过高速背板互联。
  • Zebu Compiler： 将 RTL 设计自动分区到多个 FPGA 中，处理跨 FPGA 的时序收敛与信号路由。
  • Zebu Runtime： 提供与主机通信的 PCIe 通道，支持 UVM 事务级接口（TLM）的透明桥接。
  • 调试特性： 支持“动态探针（Dynamic Probe）”，可在运行时选择需要观察的内部信号，无需重新编译。
Zebu 关键优势： 编译速度快（相比定制处理器阵列），且对 RTL 设计透明，无需修改设计代码即可直接加速。适合需要频繁迭代的验证流程。

4.4 Cadence Palladium 架构详解

Palladium 采用 定制处理器阵列（Custom Processor Array, CPA） 架构，这是其与 FPGA 方案最本质的区别。每个处理器核可执行一小段 RTL 逻辑，通过片上网络（NoC）互联。

  • 处理器核（P-Core）： 每个核包含 8~16 个 ALU，可在一个时钟周期内完成多个逻辑运算。核间通过专用总线通信。
  • 编译流程： RTL 被编译为处理器指令序列，而非 FPGA 位流。编译时间通常比 FPGA 方案长，但执行效率更高。
  • 调试能力： 支持“全信号可视性（Full Visibility）”，所有内部信号均可被实时捕获，且支持断点与单步执行。
  • 扩展性： 通过堆叠处理器板卡实现容量扩展，最大可支持 100 亿门级设计。
Palladium 注意事项： 由于采用定制处理器，其编译时间通常比 Zebu 长 2~5 倍。但执行速度在复杂控制逻辑场景下更具优势。选择时需权衡编译时间与运行速度。
Palladium 定制处理器阵列内部结构 Palladium 定制处理器阵列（CPA）内部结构 片上网络（NoC） P-Core 1 8 ALU 本地存储器 路由接口 P-Core 2 8 ALU 本地存储器 路由接口 P-Core 3 8 ALU 本地存储器 路由接口 P-Core 4 16 ALU 路由接口 P-Core 5 16 ALU 路由接口 P-Core 6 16 ALU 路由接口 每个 P-Core 包含多个 ALU、本地存储器和路由接口，通过 NoC 实现核间通信。ALU 数量可配置（8/16/32）。

4.5 Siemens Veloce 架构详解

Veloce 采用 商用 FPGA + 专用加速桥接芯片 的混合架构。其设计目标是提供高性价比的硬件加速方案，同时保持与主流 EDA 工具的紧密集成。

  • Veloce Strato 平台： 基于 Intel Agilex FPGA，每块板卡集成 2~4 颗 FPGA，通过专用桥接芯片（Veloce Bridge）实现板间高速互联。
  • Veloce Compiler： 支持自动分区与增量编译，可复用上次编译结果，显著缩短迭代周期。
  • 调试特性： 支持“实时波形回传（Live Waveform）”，在加速运行过程中即可查看波形，无需停止仿真。
  • 功耗分析： 内置功耗估计引擎，可在加速运行的同时输出功耗报告。
Veloce 典型部署场景：
- 中大型 SoC 的 RTL 验证（10M~500M 门）
- 外设接口验证（PCIe、DDR、Ethernet、USB）
- 软件启动与操作系统加载验证
- 功耗分析与优化迭代

4.6 平台选择决策矩阵

在实际项目中，选择哪个硬件加速平台需要综合考虑设计规模、验证目标、预算及团队经验。下表提供了决策参考：

决策因素 推荐平台 理由
设计规模 > 500M 门 Palladium 定制处理器阵列扩展性最佳，支持百亿门级设计
频繁迭代、编译时间敏感 Zebu FPGA 编译速度快，动态探针减少重编译次数
预算有限、中规模设计 Veloce 商用 FPGA 成本较低，性价比高
需要全信号可视性调试 Palladium / Zebu 两者均支持全信号可视性，Palladium 支持断点单步
与 UVM 环境集成度要求高 Zebu / Veloce 提供成熟的 UVM 桥接库，TLM 事务级接口支持完善

4.7 硬件加速平台与 UVM 的桥接原理

无论选择哪种平台，将 UVM Testbench 部署到硬件加速环境的核心挑战在于 事务级（TLM）到信号级（Pin-Level）的桥接。UVM 的 sequence/driver 运行在主机域（软件），而 DUT 运行在加速域（硬件）。

典型的桥接方案包含以下组件：

  1. UVM Bridge： 运行在主机域，将 UVM 事务（transaction）通过 PCIe 发送到加速域。
  2. Hardware Transactor： 运行在加速域，将事务转换为 DUT 接口上的信号时序。
  3. Synchronizer： 处理主机域与加速域之间的时钟域同步，确保数据一致性。
  4. Scoreboard / Monitor： 可部署在主机域或加速域，根据性能需求灵活选择。
部署建议： 在硬件加速环境中，建议将 sequence 和 driver 保留在主机域（软件），将 monitor 和 scoreboard 也部署在主机域以简化调试。仅将 DUT 和必要的硬件 transactor 部署到加速域。这种“软件驱动 + 硬件执行”的模式在性能和调试能力之间取得了最佳平衡。
← 上一章 📖 返回目录 下一章 →