2. LVDS 电气特性：差分信号原理、共模电压、摆幅电压、输出阻抗、输入阈值

LVDS（Low-Voltage Differential Signaling，低压差分信号）是一种高速、低功耗、低噪声的通用 I/O 接口标准。在 T22ULP 工艺下设计 LVDS IP 时，其电气特性直接决定了 IBIS 模型的精度与信号完整性表现。本节从差分信号基本原理出发，逐一拆解共模电压、摆幅电压、输出阻抗与输入阈值等核心参数。

2.1 差分信号原理

LVDS 采用两根互补的传输线（D+ 与 D-）传递信息，接收端检测的是两线之间的电压差，而非对地电压。这种结构天然具备以下优势：

  • 共模噪声抑制：外部噪声同时耦合到 D+ 与 D- 上，差分接收器只响应差值，共模噪声被抵消。
  • 低电磁辐射：两线电流方向相反，产生的磁场相互抵消，EMI 显著低于单端信号。
  • 低电压摆幅：典型摆幅仅 350 mV，功耗远低于 TTL/CMOS 电平。
设计要点：在 T22ULP 工艺中，差分对必须保持等长、等距布线，且阻抗连续（通常 100 Ω 差分阻抗），否则共模噪声抑制能力会退化。
差分信号原理与共模噪声抑制 发送端 接收端 D+ D- 共模噪声 Vdiff = V(D+) - V(D-) 核心优势 共模噪声同时叠加在 D+ 与 D- 上，差分接收器只响应差值，噪声被抵消 典型摆幅 350 mV，功耗低；电流方向相反，EMI 小

2.2 共模电压（VCM）

共模电压定义为 D+ 与 D- 电压的平均值：

V_CM = (V(D+) + V(D-)) / 2

在 LVDS 标准（TIA/EIA-644）中，共模电压的典型值为 1.2 V，允许范围为 0.3 V ~ 2.4 V。T22ULP 工艺下，LVDS IP 的共模电压通常由内部偏置电路产生，需满足以下约束：

  • 接收端共模输入范围：必须覆盖发送端输出的共模电压变化。
  • 工艺角影响：FF/SS/TT 角下 VCM 漂移应控制在 ±5% 以内。
  • 温度漂移：-40°C ~ 125°C 范围内 VCM 变化不超过 ±50 mV。
参数 最小值 典型值 最大值 单位
发送端共模电压 1.125 1.200 1.275 V
接收端共模输入范围 0.300 — 2.400 V
共模电压温度漂移 — ±30 ±50 mV
IBIS 建模提示：共模电压直接影响 IBIS 模型中 [Voltage Range] 和 [Pullup]/[Pulldown] 曲线的参考电平。在 T22ULP 工艺下，建议在 IBIS 模型中明确标注 VCM 的工艺角变化范围，以便 SI 仿真时覆盖最差情况。

2.3 摆幅电压（VOD）

摆幅电压（VOD）定义为 D+ 与 D- 之间的电压差值：

V_OD = |V(D+) - V(D-)|

LVDS 标准规定 VOD 的典型值为 350 mV，允许范围为 250 mV ~ 450 mV。摆幅电压的大小直接影响功耗与信号完整性：

  • 摆幅越大：噪声容限越高，但功耗增加，EMI 恶化。
  • 摆幅越小：功耗降低，但对通道损耗更敏感，需要更高质量的信号链路。

T22ULP 工艺下，LVDS IP 通常提供可编程摆幅控制（如 200 mV / 350 mV / 500 mV 三档），以适应不同应用场景。

摆幅档位 典型 VOD 功耗（相对值） 适用场景
低功耗 200 mV 0.6× 短距离片间互联（<5 cm）
标准 350 mV 1.0× 通用 LVDS 互联（5~50 cm）
增强 500 mV 1.4× 长距离或高损耗通道（>50 cm）

2.4 输出阻抗（ROUT）

LVDS 发送端的输出阻抗需要与传输线特性阻抗匹配，以抑制反射。标准要求差分输出阻抗为 100 Ω ± 20%（即 80 Ω ~ 120 Ω）。

在 T22ULP 工艺中，输出阻抗通常通过以下方式实现：

  • 片上终端电阻：在发送端内部集成 100 Ω 差分电阻，减少外部元件。
  • 阻抗校准电路：通过片外精密电阻（如 10 kΩ）校准片上电阻的工艺角偏差。
  • 可编程阻抗：支持 80 Ω / 100 Ω / 120 Ω 三档选择，适应不同 PCB 阻抗。
SI 风险提示：若输出阻抗与传输线阻抗失配超过 ±10%，反射将导致眼图闭合、抖动增加。IBIS 模型中必须准确描述输出阻抗的频率特性（DC 到 5 GHz），而非仅提供 DC 值。
LVDS 输出阻抗匹配与反射抑制 LVDS 发送端 Rout = 100 Ω 差分传输线 Z0 = 100 Ω LVDS 接收端 Rin = 100 Ω 匹配 匹配 阻抗匹配条件 Rout = Z0 = Rin = 100 Ω → 反射系数 Γ = 0，信号无反射 失配时 Γ = (Z_load - Z0) / (Z_load + Z0)，反射导致眼图闭合

2.5 输入阈值（VTH）

LVDS 接收端通过差分比较器检测输入信号。输入阈值定义为接收端能够正确识别逻辑“0”和逻辑“1”的最小差分电压。标准规定：

  • 差分输入阈值：|VID| ≥ 100 mV 时，接收端保证正确识别逻辑状态。
  • 迟滞：典型接收端内置 20~50 mV 迟滞，防止噪声引起误触发。
  • 共模抑制：在共模电压 0.3 V ~ 2.4 V 范围内，阈值保持恒定。
参数 条件 最小值 典型值 最大值 单位
差分输入阈值 VCM = 1.2 V — ±100 — mV
输入迟滞 — 20 35 50 mV
共模抑制比 DC ~ 1 MHz 60 80 — dB
IBIS 建模关键：输入阈值决定了 IBIS 模型中 [Receiver Threshold] 参数。在 T22ULP 工艺下，需在 IBIS 模型中分别定义 VTH+ 和 VTH-，并标注迟滞窗口。SI 仿真时，阈值漂移会直接影响时序裕量，建议在 IBIS 模型中包含工艺角最差情况下的阈值数据。

2.6 电气特性总结

下表汇总了 T22ULP LVDS IP 设计中的核心电气参数，供 IBIS 建模与 SI 仿真参考：

电气参数 符号 典型值 范围 IBIS 模型对应字段
共模电压 VCM 1.2 V 0.3 ~ 2.4 V [Voltage Range]
摆幅电压 VOD 350 mV 250 ~ 450 mV [Pullup]/[Pulldown] 曲线
差分输出阻抗 ROUT 100 Ω 80 ~ 120 Ω [Ramp] / [Rseries]
差分输入阈值 VTH ±100 mV — [Receiver Threshold]
输入迟滞 VHYS 35 mV 20 ~ 50 mV [Receiver Threshold] 迟滞字段
← 上一章 📖 返回目录 下一章 →