📚 课程目录第4章 LVDS发送器（Driver）电路原理

4. LVDS发送器（Driver）电路原理：电流源、开关对、共模反馈、预加重电路结构

LVDS发送器（Driver）的核心任务是将并行CMOS电平数据转换为符合ANSI/TIA-644标准的低压差分信号。在T22ULP工艺下，Driver的设计需兼顾低功耗、高速率（典型1.5Gbps~2.5Gbps）以及工艺角/温度/电压（PVT）波动下的稳定性。本章深入剖析Driver的四大核心模块：电流源、开关对、共模反馈（CMFB）与预加重（Pre-emphasis）电路。

4.1 电流源（Current Source）

电流源是LVDS Driver的“心脏”，决定了差分摆幅与共模电平的基准。标准LVDS要求差分输出电压幅度为250mV~450mV（典型350mV），对应50Ω负载（100Ω差分终端）时，驱动电流需为3.5mA（典型值）。

  关键设计指标： 电流源输出阻抗需远高于负载电阻（>100kΩ），以保证电流精度；同时需具备良好的电源抑制比（PSRR），抑制电源噪声耦合。

在T22ULP工艺中，常用带隙基准+共源共栅（Cascode）电流镜结构实现高精度电流源。下表对比了两种常见实现方式：

结构类型	输出阻抗	最小电压余量	PVT稳定性	适用场景
简单电流镜	中等（~100kΩ）	V_DS,sat + V_TH	较差（受V_TH失配影响大）	低精度、低速率
共源共栅电流镜	高（>1MΩ）	2×V_DS,sat + V_TH	良好（屏蔽沟道长度调制效应）	高速LVDS Driver

T22ULP工艺提示： 该工艺提供低阈值（LVT）与标准阈值（SVT）器件。电流源核心管建议使用SVT器件以降低漏电；Cascode管可使用LVT器件以降低所需电压余量，适应1.8V电源域。

_REF 生成 Cascode 电流镜 (M1~M4) 开关对关键：Cascode结构使输出电流几乎不受V_DS变化影响 PVT下电流精度由带隙基准与电阻类型（P+/N+ Poly）决定

4.2 开关对（Switch Pair）

开关对负责将恒定电流源切换至差分输出端，形成正/负极性差分信号。典型结构为H桥或电流模式逻辑（CML）开关。在LVDS中，通常采用四管交叉耦合开关（M5~M8），由输入数据D与DN控制。

设计陷阱： 开关管切换瞬间若存在“同时导通”窗口，将导致电源到地直流通路，产生瞬态大电流尖峰（crowbar current），严重恶化EMI与功耗。必须保证开关管切换时序严格互补（break-before-make）。

开关对设计需关注以下参数：

导通电阻（R_ON）： 应远小于负载电阻（100Ω），典型值<10Ω，避免额外压降。
开关速度： 受限于栅极寄生电容C_gg与驱动能力，需在T22ULP工艺下优化器件尺寸。
电荷注入（Charge Injection）： 开关管关断时沟道电荷泄放至输出节点，引起共模电压扰动。

_SS M5 (D) M6 (DN) M7 (DN) M8 (D) OUT+ OUT- 100Ω 终端电阻 D=1时：M5/M8导通，电流从OUT+流向OUT-，产生正向差分电压 D=0时：M6/M7导通，电流反向，差分电压极性翻转

4.3 共模反馈（Common-Mode Feedback, CMFB）

LVDS标准要求输出共模电压（V_CM）稳定在1.2V±0.1V（对于3.3V电源）或0.6V±0.1V（对于1.8V电源）。由于工艺偏差与温度变化，电流源与开关对的失配会导致V_CM漂移，必须引入共模反馈环路进行调节。

  CMFB工作原理： 检测输出端OUT+与OUT-的共模电压（VCM,avg = (VOUT+ + VOUT-)/2），与参考电压VREF,CM比较，误差放大后反馈控制电流源的偏置电压，从而调整输出共模电平。

在T22ULP工艺下，CMFB设计需注意：

环路稳定性： 共模反馈环路需进行频率补偿，避免自激振荡。通常采用Miller补偿或源极退化电容。
带宽要求： CMFB带宽需大于数据速率基频（如1.5Gbps对应750MHz），但需低于开关对切换频率以避免干扰差分信号。
共模检测电阻： 使用两个大电阻（典型10kΩ~50kΩ）从OUT+与OUT-分压提取共模电平，电阻失配直接影响V_CM精度。

CMFB参数	典型值	PVT影响	设计对策
V_CM 目标值	0.6V (1.8V电源)	随V_TH漂移±50mV	使用电阻分压产生V_REF,CM，而非二极管连接
环路增益	40dB~60dB	温度升高增益下降	采用折叠共源共栅运放，保证全温度范围增益>40dB
单位增益带宽	100MHz~300MHz	工艺角下变化±30%	预留相位裕度>60°，使用MIM电容补偿

4.4 预加重（Pre-emphasis）电路

在高速传输（>1Gbps）中，信道损耗（趋肤效应、介质损耗）会导致信号眼图闭合。预加重通过在数据跳变沿瞬间增大驱动电流，补偿高频分量衰减，从而在接收端恢复清晰眼图。

预加重原理： 在数据从“0”跳变到“1”或反之的第一个UI（Unit Interval）内，额外注入一个电流脉冲（通常为正常驱动电流的20%~50%），后续UI恢复至正常电流。等效于对信号进行高通滤波。

预加重电路结构通常包含：

延迟单元： 产生一个UI的延迟，用于检测数据跳变。
异或门（XOR）： 比较当前数据与延迟数据，输出跳变指示信号。
辅助电流源： 受跳变信号控制，在跳变沿期间开启，叠加至主电流源上。

_in Delay (1UI) XOR I_boost I_main ∑ I_total 跳变沿时：I_total = I_main + I_boost；稳态时：I_total = I_main

4.5 整体Driver架构与PVT考量

将上述模块集成，LVDS Driver的完整信号路径为：

带隙基准产生精确参考电流 → Cascode电流镜复制至主驱动支路与预加重支路。
输入数据D/DN控制开关对（M5~M8），切换电流方向。
CMFB环路实时检测输出共模电压，反馈调节电流源偏置，确保V_CM稳定。
预加重逻辑检测数据跳变，在跳变沿激活辅助电流源，提升高频增益。

PVT仿真重点： 在T22ULP工艺下，需覆盖以下极端条件：
• 工艺角： TT（典型）、FF（快NMOS快PMOS）、SS（慢NMOS慢PMOS）、SF、FS。
• 温度： -40°C、27°C、125°C。
• 电源电压： 1.8V±10%（1.62V~1.98V）。
重点关注：差分输出电压幅度、共模电压漂移、预加重脉冲幅度与宽度、电源电流变化。

下表总结了各模块在PVT仿真中的关键监测点：

模块	监测参数	合格判据	典型失效模式
电流源	I_SS 值	3.5mA ± 5%	SS工艺角下电流偏低，导致摆幅不足
开关对	R_ON、切换时间	R_ON < 10Ω, t_r/t_f < 100ps	FF工艺角下R_ON过小，引起过冲
CMFB	V_CM 稳态值	0.6V ± 0.1V	高温下环路增益下降，V_CM漂移超限
预加重	I_boost 幅度/宽度	幅度 = 30% I_main ± 10%	SF工艺角下延迟单元失配，脉冲宽度偏差

通过上述电路结构与PVT仿真验证，可确保LVDS Driver在T22ULP工艺下满足高速、低功耗、高可靠性的设计要求。