3. LVDS IP 架构解析：发送器（TX）与接收器（RX）基本电路结构、共模反馈与预加重
3.1 LVDS 发送器（TX）基本电路结构
LVDS 发送器的核心功能是将并行 CMOS 电平数据转换为低摆幅（约 350 mV）的差分电流信号，通过 100 Ω 终端电阻在接收端产生差分电压。在 T22ULP 工艺下，发送器设计需兼顾低功耗、高数据率（典型 1.0–2.5 Gbps）以及版图热对称性。
关键设计约束： 发送器输出级电流源与开关管对热梯度敏感，版图必须采用共质心（Common-Centroid）布局以抑制热失配导致的共模漂移。
基本电路结构：
- 电流源（ISRC）： 通常由带隙基准或片上 LDO 产生 3.5 mA 恒定电流，决定差分摆幅。
- 差分开关对（M1–M4）： 四个 NMOS 管构成 H 桥结构，根据输入数据 D/D# 切换电流流向，在输出端 OUT+/OUT- 产生 ±3.5 mA 电流。
- 共模反馈网络（CMFB）： 检测输出共模电压 VCM，反馈调节电流源偏置，将共模稳定在约 1.2 V（1.8 V 电源下）。
- 预加重驱动器（Pre-emphasis）： 在数据跳变沿叠加额外电流脉冲，补偿信道高频损耗。
3.2 LVDS 接收器（RX）基本电路结构
接收器将差分信号（约 350 mV 摆幅）恢复为 CMOS 电平。T22ULP 工艺下，接收器需具备高共模抑制比（CMRR）和低输入失调，版图热对称性直接影响判决阈值稳定性。
基本电路结构：
- 输入终端电阻（RT）： 片内 100 Ω 差分电阻，匹配传输线特性阻抗。
- 差分放大器（Pre-amp）： 第一级提供约 6–10 dB 增益，将差分电压放大至 1 V 以上。
- 比较器（Comparator）： 再生锁存结构，将模拟差分信号判决为数字 CMOS 电平。
- 共模反馈（CMFB）： 检测输入共模电压，调节 Pre-amp 偏置电流，确保输入共模范围（ICMR）覆盖 0.5–1.5 V。
3.3 共模反馈（CMFB）原理与版图热效应
共模反馈是 LVDS 收发器维持输出/输入共模电压稳定的关键环路。在 T22ULP 工艺中，CMFB 对热梯度尤为敏感，因为电阻和晶体管阈值电压（VTH）随温度变化，导致共模点漂移。
| 参数 | TX CMFB | RX CMFB |
|---|---|---|
| 检测对象 | 输出 OUT+/OUT- 共模电压 | 输入 IN+/IN- 共模电压 |
| 反馈对象 | 电流源 ISRC 偏置 | Pre-amp 尾电流偏置 |
| 目标共模 | 1.2 V（1.8 V 电源） | 1.0–1.3 V（自适应） |
| 热敏感元件 | 电阻分压网络、误差放大器 | 电阻分压网络、误差放大器 |
| 版图热对策 | 共质心电阻对、对称走线 | 共质心电阻对、对称走线 |
热效应提示： 当芯片存在 5°C 温度梯度时，未做共质心布局的 CMFB 电阻对可产生 2–3 mV 共模偏移，直接导致接收器判决裕度下降。建议在版图中将 CMFB 电阻对置于等温线对称位置。
3.4 预加重（Pre-emphasis）原理与实现
预加重通过在数据跳变沿注入额外电流，补偿信道趋肤效应和介质损耗引起的高频衰减。T22ULP 工艺下，预加重驱动器的版图热管理直接影响脉冲幅度和宽度精度。
预加重参数定义：
- 预加重幅度（APE）： 叠加电流与主电流之比，典型 20%–50%。
- 预加重宽度（TPE）： 脉冲持续时间，通常为 1–2 个 UI（单位间隔）。
- 控制方式： 数字可编程电流 DAC + 延迟链。
预加重对版图热效应的影响：
| 因素 | 热效应描述 | 版图对策 |
|---|---|---|
| 电流 DAC 电阻 | 温度升高导致电阻值变化，APE 漂移 | 使用低 TCR 电阻（如 P+ Poly），共质心布局 |
| 延迟链缓冲器 | 热梯度导致延迟失配，TPE 不对称 | 延迟单元沿等温线排列，电源地对称 |
| 开关管对 | 热失配引起预加重脉冲幅度不平衡 | 开关管共质心， dummy 管环绕 |
版图热设计警告： 预加重 DAC 和延迟链若未做热对称布局，在芯片边缘温度比中心高 8–10°C 时，预加重幅度可衰减 15% 以上，导致眼图闭合。务必在布局阶段将预加重模块置于芯片热中心附近，并采用 dummy 管和 dummy 电阻进行热隔离。