📚 课程目录第3章功耗分析流程

3. 功耗分析流程：从RTL到门级仿真的完整功耗分析流程、输入文件准备（.vcd/.saif/.qpf）

在 Quartus Prime 中对 Agilex 器件进行功耗分析，需要遵循一套从设计前端到后端的完整流程。该流程的核心在于：输入数据的准确性直接决定功耗分析结果的可靠性。本章将详细拆解从 RTL 设计到门级仿真的完整功耗分析步骤，并重点说明三种关键输入文件（.vcd、.saif、.qpf）的生成与准备方法。

3.1 完整功耗分析流程总览

下图展示了从 RTL 设计到最终功耗报告生成的完整流程。该流程分为三个阶段：输入准备、功耗估算、结果验证。

关键提示： 对于 Agilex 器件，建议在 综合后 和 布局布线后 分别运行一次功耗分析。综合后分析可快速发现架构级问题，布局布线后分析则提供最准确的物理实现功耗数据。

3.2 输入文件准备详解

功耗分析的准确性高度依赖于输入文件的质量。下表列出了三种核心输入文件及其在流程中的作用：

文件类型	扩展名	来源	包含信息	精度等级	文件大小
VCD	.vcd	仿真器（ModelSim / VCS / Xsim）	所有信号的完整跳变时序（含时间戳）	最高（时序精确）	极大（可能数GB）
SAIF	.saif	仿真器或 RTL 综合工具	信号翻转率（Toggle Rate）与静态概率	中等（统计平均）	较小（MB级）
QPF	.qpf	Quartus Prime 工程	器件型号、约束、编译设置、设计文件列表	—（工程配置）	小（KB级）

3.3 VCD 文件生成与使用

VCD（Value Change Dump） 是 IEEE 1364 标准格式，记录仿真过程中所有信号值变化的精确时间点。它是功耗分析中精度最高的输入文件。

3.3.1 在 ModelSim 中生成 VCD

以下是在 ModelSim 中为 Agilex 设计生成 VCD 文件的典型流程：

编译设计：使用 vlog 或 vcom 编译 RTL 代码和测试平台。
加载设计：vsim work.top_tb
添加 VCD 命令：在 ModelSim 的 Transcript 窗口中执行以下 Tcl 命令：

# 打开 VCD 文件并记录所有信号
vcd file my_design.vcd
vcd add /top_tb/dut/* -r

# 运行仿真
run 10 us

# 关闭 VCD 文件
vcd flush
vcd close

注意： 对于 Agilex 大型设计，VCD 文件可能非常庞大。建议使用 vcd add 时只添加关键模块（如时钟域、数据通路），避免记录整个顶层设计。同时，仿真时间不宜过长，通常覆盖设计中最活跃的 10-100 μs 即可。

3.3.2 在 Quartus Prime 中导入 VCD

在 Power Analyzer 中导入 VCD 文件的步骤如下：

打开 Assignments → Settings → Power Analyzer Settings。
在 Input file 下拉菜单中选择 VCD。
点击 Browse 选择生成的 .vcd 文件。
设置 Use time window：指定 VCD 中用于功耗计算的时间段（例如从 0 到 10 μs）。
点击 OK 保存设置。

3.4 SAIF 文件生成与使用

SAIF（Switching Activity Interchange Format） 是一种更紧凑的翻转率描述格式。它不记录每个信号的具体跳变时间，而是统计每个信号在仿真窗口内的平均翻转次数和静态概率。

3.4.1 在 ModelSim 中生成 SAIF

# 在 ModelSim 中生成 SAIF 文件
vsim work.top_tb

# 开启 SAIF 记录
power add /top_tb/dut/* -r

# 运行仿真
run 10 us

# 写入 SAIF 文件
power report -all -saif my_design.saif

# 关闭
power remove -all

3.4.2 SAIF 与 VCD 的对比选择

对比维度	VCD	SAIF
数据精度	时序精确（每个跳变点）	统计平均（翻转率 + 概率）
文件大小	极大（线性增长）	较小（与信号数相关）
仿真时间要求	需要完整仿真	需要完整仿真
功耗分析速度	较慢（需解析大量时序数据）	较快（直接读取统计值）
适用场景	最终验证、关键路径功耗分析	早期估算、快速迭代、大型设计

  推荐策略： 在 Agilex 设计早期阶段使用 SAIF 进行快速迭代；在最终签核阶段使用 VCD 进行精确验证。对于超大型设计（如包含 HBM 接口或 PCIe Gen5 的 Agilex 设计），SAIF 是更实际的选择。

3.5 QPF 工程文件配置

.qpf（Quartus Prime Project） 文件是功耗分析的基础配置。它定义了目标器件、约束条件和编译选项。以下是与功耗分析相关的关键 QPF 设置：

3.5.1 器件与速度等级选择

在 .qpf 中通过 set_global_assignment 指定 Agilex 器件型号。器件选择直接影响功耗模型：

set_global_assignment -name FAMILY "Agilex 7"
set_global_assignment -name DEVICE AGIB027R29B1E2VB
set_global_assignment -name DEVICE_SPEED_GRADE 2

3.5.2 功耗分析相关设置

以下是在 QPF 中推荐的功耗分析相关设置：

# 使能 Power Analyzer
set_global_assignment -name POWER_ANALYZER_ENABLE ON

# 设置默认翻转率（当没有 VCD/SAIF 时使用）
set_global_assignment -name POWER_DEFAULT_TOGGLE_RATE 12.5%

# 设置默认输出负载（pF）
set_global_assignment -name POWER_DEFAULT_OUTPUT_LOAD 10

# 设置工作温度（摄氏度）
set_global_assignment -name POWER_TEMP 85

# 设置热阻模型
set_global_assignment -name POWER_THERMAL_MODEL "AGILEX_7_FBGA"

3.6 门级仿真与功耗分析联动

门级仿真是在综合或布局布线后，使用包含时序信息的网表进行的仿真。它能够提供最接近实际芯片行为的信号活动数据。

3.6.1 门级仿真流程

生成门级网表：在 Quartus Prime 中完成综合或布局布线后，通过 Processing → Start → Start Netlist Writer 生成 .vo（Verilog）或 .vho（VHDL）网表。
生成仿真库：使用 EDA Netlist Writer 生成 Agilex 器件仿真库（altera_mf、altera_primitives 等）。
运行门级仿真：在 ModelSim 中编译网表和仿真库，加载测试平台，运行仿真并生成 VCD/SAIF。
导入 Power Analyzer：将门级仿真生成的 VCD/SAIF 导入 Power Analyzer，结合布局布线后的 .qpf 工程进行最终功耗分析。

3.6.2 门级仿真 vs RTL 仿真精度对比

对比项	RTL 仿真	门级仿真（综合后）	门级仿真（布局布线后）
时序信息	无	单元延迟（无布线延迟）	完整时序（含布线延迟）
毛刺（Glitch）	不包含	部分包含	完整包含
功耗精度	±30% ~ ±50%	±15% ~ ±25%	±5% ~ ±10%
仿真速度	快	中等	慢
推荐阶段	早期架构探索	中期优化	最终签核

3.7 常见问题与避坑指南

常见错误 1：VCD 时间窗口不匹配
如果 VCD 文件中记录的仿真时间远小于设计实际运行时间，Power Analyzer 会外推翻转率，导致功耗估算偏差。建议 VCD 记录时间至少覆盖设计中最活跃的 3-5 个时钟周期。

常见错误 2：SAIF 文件未包含所有层级
使用 power add 时如果未使用 -r（递归）选项，SAIF 文件可能只包含顶层信号，遗漏内部模块的翻转信息。务必使用 power add /top_tb/dut/* -r。

最佳实践： 在运行功耗分析前，先检查 Power Analyzer 的 Signal Activity Summary 报告。如果发现大量信号显示为 “No activity” 或 “Default toggle rate used”，说明输入文件未正确加载或信号未匹配，需要重新检查仿真设置。

3.8 本章小结

完整的功耗分析流程从 RTL 设计开始，经过功能仿真生成 VCD/SAIF 文件，再结合 QPF 工程配置，在综合或布局布线后通过 Power Analyzer 进行功耗估算。关键要点包括：

VCD 提供最高精度但文件庞大，适合最终签核；SAIF 提供统计平均数据，适合快速迭代。
QPF 文件中的器件型号、速度等级和温度设置直接影响功耗模型。
门级仿真（尤其是布局布线后）能捕获毛刺和实际时序，是获得准确功耗数据的必要步骤。
始终检查 Power Analyzer 的 Signal Activity Summary，确保输入文件正确加载。