1. Agilex SoC 概述
1.1 Agilex SoC 家族介绍
Agilex SoC 是 Intel 推出的基于 10 nm 工艺的异构计算平台，将高性能 FPGA 架构与四核 ARM Cortex-A53 硬核处理器系统（HPS）集成在单一芯片上。该家族面向 5G 通信、边缘计算、工业自动化、AI 推理等对功耗、性能与安全性要求严苛的应用场景。
Agilex SoC 家族主要包含以下系列：
| 系列 | FPGA 逻辑单元范围 | HPS 核心 | 关键特性 |
|---|---|---|---|
| Agilex 7 | 200K – 2.7M LE | 四核 Cortex-A53 | 最高性能，支持 PCIe 5.0 / CXL / 112G SerDes |
| Agilex 5 | 100K – 1.2M LE | 四核 Cortex-A53 | 中端平衡，AI Tensor 模块，功耗优化 |
| Agilex 3 | 25K – 200K LE | 双核 Cortex-A53 | 低功耗、小尺寸，面向边缘与 IoT |
架构要点： 所有 Agilex SoC 均采用统一的 SDM（安全设备管理器）架构，这意味着 HPS 与 FPGA 的配置、安全启动、生命周期管理流程完全一致，软件栈可跨系列复用。
1.2 HPS 与 FPGA 架构概览
Agilex SoC 的内部结构可划分为三大子系统：HPS（硬核处理器系统）、FPGA 架构 以及 SDM（安全设备管理器）。三者通过高性能片上互联网络（如 AXI 总线、NoC）进行数据交换。
1.3 SDM（安全设备管理器）的核心作用
SDM（Secure Device Manager）是 Agilex SoC 中一个独立的、不可篡改的硬件安全引擎。它不依赖 HPS 或 FPGA 逻辑运行，而是作为整个芯片的信任根，负责所有配置、安全与生命周期管理操作。
SDM 的核心职责
- 配置管理： 管理 FPGA 的位流加载、HPS 的早期启动代码（BootROM / Preloader）以及整个芯片的初始化序列。
- 安全启动： 验证所有配置镜像的数字签名，确保只有经过授权的固件和位流才能运行。
- 密钥管理： 存储和管理设备密钥（如 eFuse 密钥、OTP 密钥），提供加密/解密服务。
- 生命周期管理： 控制芯片从“开发模式”到“生产模式”再到“安全锁定”的状态转换。
- 远程更新： 支持通过 SPI / JTAG / 网络等接口进行安全固件升级（DFU）。
关键设计原则： SDM 拥有独立的处理器（ARM Cortex-M3）、独立的 SRAM 和独立的 I/O 接口（如 SDM_I2C、SDM_SPI）。即使 HPS 或 FPGA 逻辑完全失效，SDM 仍可独立执行安全策略。
SDM 与 HPS/FPGA 的交互流程
SDM 支持的配置模式
| 配置模式 | 接口 | 典型场景 | 安全等级 |
|---|---|---|---|
| FPP (Fast Passive Parallel) | 并行数据总线 | 高速 FPGA 配置 | 高（支持加密位流） |
| AS (Active Serial) | SPI / QSPI | 从外部 Flash 加载 | 高（支持签名验证） |
| JTAG | IEEE 1149.1 | 调试 / 开发阶段 | 中（可配置安全锁定） |
| SDM 远程更新 | I2C / SPI / 网络 | 现场固件升级 | 最高（端到端加密） |
安全注意事项： 在生产环境中，务必通过 SDM 的 eFuse 机制禁用 JTAG 调试接口，并锁定生命周期状态为“安全生产模式”，以防止未经授权的调试访问。