2. PCIe协议基础回顾：PCIe分层结构、TLP/DLLP格式与链路训练
PCIe（Peripheral Component Interconnect Express）采用分层架构设计，将协议栈划分为三个独立又紧密协作的层次：事务层（Transaction Layer）、数据链路层（Data Link Layer）和物理层（Physical Layer）。这种分层结构使得每一层可以独立演进，同时通过标准化接口实现上下层之间的数据传递。理解分层模型是进行PCIe链路调试的基石。
2.1 PCIe分层结构总览
下图展示了PCIe协议栈的完整分层模型，以及各层之间的数据流关系。在Agilex嵌入式逻辑分析仪抓取链路数据时，识别数据包属于哪一层是定位问题的第一步。
2.2 事务层（Transaction Layer）与 TLP 格式
事务层是 PCIe 协议栈的最上层，负责处理事务层包（TLP）的生成与解析。TLP 是 PCIe 通信的核心数据单元，用于承载存储器读写、I/O 读写、配置读写、消息等事务。
2.2.1 TLP 基本格式
一个标准的 TLP 由以下字段组成，每个字段在调试中都有特定的诊断价值：
| 字段 | 位宽 | 说明 | 调试关注点 |
|---|---|---|---|
| 起始字节（STP） | 1 字节 | TLP 起始标识 | STP 缺失或错误 → 包边界错位 |
| TLP 前缀（可选） | 0/4 字节 | 扩展 TLP 类型（如 TLP Processing Hints） | 前缀解析错误 → 事务类型误判 |
| TLP 头 | 12/16/20 字节 | 包含 Fmt、Type、TC、Attr、Length、Requester ID、Tag、Address 等 | 头解析是调试核心，字段错误导致事务失败 |
| 数据负载（可选） | 0~4096 字节 | 写操作的数据内容，读操作无此字段 | 数据损坏 → 应用层异常 |
| ECRC（可选） | 4 字节 | 端到端 CRC，覆盖 TLP 头和数据 | ECRC 错误 → 端到端数据完整性受损 |
| 结束字节（END） | 1 字节 | TLP 结束标识 | END 缺失 → 包截断或链路失锁 |
TLP 头关键字段速查表（以 32 位地址存储器读为例）：
- Fmt[1:0] = 2'b00（无数据）或 2'b10（有数据）
- Type[4:0] = 5'b00000（存储器读）/ 5'b00001（存储器写）
- TC[2:0] = 流量类别，用于 QoS 区分
- Length[9:0] = 数据负载的 DW（双字）数量，0 表示 1024 DW
- Requester ID = Bus:Device:Function，标识发起者
- Tag = 事务标签，用于匹配请求与完成
2.2.2 TLP 事务类型分类
| 事务类型 | TLP 子类型 | 方向 | 典型调试场景 |
|---|---|---|---|
| 存储器事务 | MRd（读）、MWr（写） | 双向 | DMA 传输、BAR 空间访问 |
| I/O 事务 | IORd、IOWr | 双向 | 传统设备兼容性访问 |
| 配置事务 | CfgRd0、CfgWr0、CfgRd1、CfgWr1 | 根复合体 → 端点 | 设备枚举、能力寄存器读取 |
| 消息事务 | Msg、MsgD（带数据） | 双向 | 中断（MSI/MSI-X）、错误报告、电源管理 |
| 完成事务 | Cpl（完成）、CplD（完成带数据） | 从属 → 主控 | 读请求的响应、完成超时分析 |
2.3 数据链路层（Data Link Layer）与 DLLP 格式
数据链路层位于事务层和物理层之间，负责可靠传输。它将 TLP 封装为数据链路层包（DLLP），并管理链路级的重传、流量控制和 CRC 校验。
2.3.1 DLLP 格式与类型
DLLP 是固定长度的短包（通常 6 字节），用于链路管理而非数据传输。其通用格式如下：
| 字段 | 位宽 | 说明 |
|---|---|---|
| SDP（起始） | 1 字节 | DLLP 起始标识（0x5A） |
| DLLP 类型 | 1 字节 | 标识 DLLP 的具体用途 |
| DLLP 数据 | 2 字节 | 类型相关的载荷（如序列号、信用量） |
| CRC | 2 字节 | 覆盖类型和数据字段 |
| END | 1 字节 | DLLP 结束标识（0x5A 或 0xFB） |
常见 DLLP 类型：
- ACK/NAK：确认或否定确认收到的 TLP 序列号，用于重传控制
- InitFC1/InitFC2/UpdateFC：流量控制初始化与更新，管理接收缓冲区信用量
- PM_Enter_L1/PM_Enter_L2：电源管理状态转换
- Vendor_Defined：厂商自定义 DLLP，用于扩展调试功能
调试技巧：在 Agilex 嵌入式逻辑分析仪中，可以设置触发条件为“DLLP 类型 == ACK 超时”或“NAK 计数 > 阈值”。频繁的 NAK 通常指示链路噪声或接收缓冲区溢出，是物理层或数据链路层问题的早期信号。
2.4 物理层（Physical Layer）与链路训练初始化
物理层是 PCIe 协议栈的最底层，负责串行数据的发送与接收，以及链路训练与初始化。链路训练状态机（LTSSM）是物理层的核心控制逻辑，它决定了链路从复位到正常工作的完整状态转换。
2.4.1 LTSSM 状态机关键状态
LTSSM 定义了 11 个主要状态，调试中最常关注以下关键状态：
| 状态 | 缩写 | 行为描述 | 调试指示 |
|---|---|---|---|
| 检测（Detect） | Detect | 检测对端是否存在，发送电气空闲序列 | 长时间停留在 Detect → 物理连接断开或对端未上电 |
| 轮询（Polling） | Polling | 发送 TS1/TS2 有序集，协商位宽和速率 | Polling 失败 → 速率协商不一致或信号质量差 |
| 配置（Configuration） | Config | 交换链路配置信息，确定 Lane 映射 | Config 超时 → Lane 极性反转或 Lane 映射错误 |
| L0（正常操作） | L0 | 正常数据传输，TLP/DLLP 可自由交换 | L0 是目标状态，任何退出 L0 的事件都需记录 |
| 恢复（Recovery） | Recovery | 链路错误后重新训练，尝试恢复位锁定和符号锁定 | 频繁进入 Recovery → 链路不稳定或 BER 过高 |
| L1/L2（低功耗） | L1/L2 | 电源管理状态，链路进入低功耗模式 | 非预期进入 L1/L2 → 电源管理策略异常 |
2.4.2 链路训练过程（简化流程）
链路训练是 PCIe 设备上电后的第一个关键握手过程，Agilex 逻辑分析仪可以捕获训练过程中的有序集（Ordered Sets）来诊断初始化失败原因。
- Detect 阶段：发送端检测接收端是否存在（通过检测接收器终端阻抗）。
- Polling 阶段：发送 TS1 有序集，协商数据速率（Gen1/Gen2/Gen3/Gen4/Gen5）和链路宽度（x1/x2/x4/x8/x16）。
- Config 阶段：交换 TS2 有序集，完成Lane 极性反转和Lane 到 Lane 的映射。
- L0 状态：链路进入正常工作模式，开始交换 TLP 和 DLLP。
- 可选：L0s/L1/L2：根据电源管理策略进入低功耗状态。
2.5 分层调试要点总结
| 协议层 | 常见故障现象 | Agilex 逻辑分析仪捕获对象 | 典型根因 |
|---|---|---|---|
| 事务层 | 读完成超时、UR/CA 完成状态 | TLP 头中的 Requester ID、Tag、Completion Status | 地址越界、未映射 BAR 空间、设备未就绪 |
| 数据链路层 | 链路重传风暴、吞吐量骤降 | DLLP 中的 ACK/NAK 序列号、CRC 错误计数 | 接收缓冲区溢出、信号完整性差导致 CRC 错误 |
| 物理层 | 链路无法训练、频繁掉 Link | TS1/TS2 有序集、LTSSM 状态编码、电气空闲序列 | 差分对极性反、参考时钟抖动过大、阻抗不匹配 |
重要提示：在 Agilex 嵌入式逻辑分析仪中配置触发条件时，建议采用分层递进策略：先物理层确认链路稳定（L0 状态持续 > 1ms），再数据链路层检查 CRC 错误率，最后事务层分析 TLP 事务完成情况。跳过物理层直接分析 TLP 可能导致误判。