📚 课程目录第2章理想运放特性

理想运放特性：虚短与虚断、开环增益与闭环增益、输入阻抗与输出阻抗、共模抑制比

各位同学，今天我们来聊聊理想运放的几个核心特性。说实话，我刚入行那会儿，总觉得“理想运放”就是个理论玩具，跟实际芯片差太远。后来做项目多了才发现——不懂理想模型，你连 datasheet 都读不透。

理想运放不是让你直接用的，它是你分析电路的“思维拐杖”。你想想看，没有这个拐杖，你怎么从一堆电阻电容里看出反馈的本质？

先说虚短。什么叫虚短？理想运放的两个输入端电压相等。注意，是“虚”短，不是真短。你要是真把两个输入端短路，那运放就废了。

虚短的本质：运放的开环增益无穷大，输出有限，所以差分输入必须趋近于零。V₊ ≈ V_-。

再说虚断。理想运放的输入阻抗无穷大，所以输入端不取电流。I₊ = I_- = 0。这不是说输入端真的断了，而是电流小到可以忽略。

我做过一个传感器前端电路，客户抱怨精度不够。我一看原理图，输入端直接接了高阻源，还指望运放“吃掉”那点电流。这就是典型的没用好虚断原则。后来加了一级缓冲，问题就解决了。

我的习惯：拿到任何运放电路，先标虚短和虚断，再列节点方程。90%的问题都能用这两把钥匙打开。

开环增益 A_OL，就是运放裸奔时的放大倍数。理想情况下，A_OL → ∞。实际运放呢？大概 80dB 到 120dB 之间，也就是一万倍到十万倍。

但你别高兴太早。开环增益再大，你也用不了——开环运放就是个比较器，稍微有点输入偏差，输出就撞电源轨了。

真正干活的是闭环增益。通过负反馈，我们把增益降下来，换来了稳定性和线性度。

闭环增益的公式很简单：A_CL = 1 / β，其中 β 是反馈系数。比如反相放大器，β = R₁ / (R₁ + R₂)，所以 A_CL = -R₂/R₁。

我曾经踩过的坑：设计一个 100 倍增益的放大器，选了 R₂=100kΩ、R₁=1kΩ。结果高频时增益掉得厉害。后来才意识到，运放的增益带宽积是固定的，100 倍增益下带宽只有 GBW/100。选运放时一定要算带宽余量。

理想运放的输入阻抗 Z_in = ∞，输出阻抗 Z_out = 0。这俩参数决定了运放跟前后级电路怎么“打交道”。

实际运放的输入阻抗呢？CMOS 运放可以做到 10¹²Ω 以上，双极型运放大概 10⁶~10⁹Ω。输出阻抗一般在几十到几百欧姆。

你想想看，如果信号源内阻是 10kΩ，运放输入阻抗也是 10kΩ，那信号还没进运放就被分压掉一半了。这就是为什么高精度测量前端一定要选高输入阻抗的运放。

输出阻抗决定了运放的驱动能力。低输出阻抗意味着你可以直接驱动 ADC 输入或者长线缆，不用额外加缓冲。

我的建议：做 ADC 驱动时，运放输出阻抗要远小于 ADC 输入阻抗，至少差两个数量级。否则采样建立时间会出问题。

共模抑制比，CMRR，是运放最重要的动态参数之一。它衡量的是运放抑制共模信号、放大差模信号的能力。

CMRR = 20 log (A_dm / A_cm)，单位 dB。理想运放的 CMRR → ∞，实际运放一般在 60~120 dB 之间。

为什么 CMRR 这么重要？我举个例子。你在工业现场采集一个传感器信号，传感器输出是差分信号，但地线上有 10V 的共模噪声。如果运放的 CMRR 只有 60dB，那共模噪声会被衰减 1000 倍，变成 10mV 的等效差模噪声——这已经足够淹没你的信号了。

影响 CMRR 的因素很多：输入级匹配度、电阻网络精度、频率特性。高频时 CMRR 会下降，因为寄生电容破坏了对称性。

我曾经翻过车：设计一个差分放大器，用了四个 1% 精度的电阻。算下来 CMRR 理论值有 80dB，实际测出来只有 50dB。后来发现是电阻不匹配导致的。换成 0.1% 的电阻，CMRR 立刻上去了。记住，电阻精度直接决定差分放大器的 CMRR。

下面这张图把本章的核心概念串起来了。你可以把它当作一个思维导图，每次分析运放电路时对照着看。

_CL = 1/β 环路增益 = A_OL·β 阻抗特性 Z_in → ∞ Z_out → 0 CMRR A_dm / A_cm 60~120 dB 理想模型 → 实际设计：理解偏差，用好反馈

这张图里，中心是理想运放，四个方向分别对应虚短虚断、增益、阻抗、CMRR。每个特性下面都列出了关键公式或数值范围。底部那条总结是我最想告诉你的：理想模型是起点，实际设计是终点，中间的桥梁就是反馈。