4、共源共栅结构：基本共源共栅放大器、折叠共源共栅、增益提升原理
共源共栅结构，圈内人常叫它 Cascode。这名字听着挺唬人，其实说白了就是把一个共源级和一个共栅级叠在一起。为什么要这么干？我早年做第一颗运放芯片时，单级共源放大器的增益死活上不去，后来师傅甩给我一句话：「把管子摞起来，增益就上去了。」嗯，就是这么回事。
4.1 基本共源共栅放大器
先看最基本的拓扑。M1 是共源管，负责把输入电压转成电流；M2 是共栅管，负责把电流再转回电压，同时提供屏蔽。你想想看，M2 的源极看进去阻抗很低，但漏极看出去阻抗很高——这就把 M1 的漏极电压给「钉」住了。
核心结论：共源共栅结构的输出阻抗 ≈ (gm2 · ro2 · ro1) || ro3，比单级共源放大器高了大约 gm2·ro2 倍。
增益公式长这样：
Av ≈ gm1 · [(gm2 · ro2 · ro1) || ro3]我在项目中遇到过一个问题：为了追求高增益，把 M2 的过驱动电压设得很低，结果 M1 进入了线性区。避坑指南来了——M1 的漏源电压至少要留出 2 倍的 VDSAT，否则增益会断崖式下跌。
4.2 折叠共源共栅
基本 Cascode 有个硬伤：输入共模范围被 M2 的栅极电压死死压住。你想想看，M2 的栅极要偏置在 Vbias，输入信号稍微高点，M1 就进线性区了。怎么办？把共源管和共栅管「折叠」开来。
折叠共源共栅的结构是这样的：
- 输入对管用 PMOS（或 NMOS），电流方向反过来
- 共栅管用另一种类型，电流从电源轨「折」回来
- 输出节点仍然保持高阻抗
这样做的好处很明显：
| 参数 | 基本 Cascode | 折叠 Cascode |
|---|---|---|
| 输入共模范围 | 窄（受 Vbias 限制） | 宽（可接近电源轨） |
| 输出摆幅 | 中等 | 略小（多一层 VDSAT） |
| 功耗 | 低 | 稍高（多一条支路） |
| 噪声 | 低 | 略高（器件更多） |
我个人习惯在低电压设计里优先选折叠结构。记得有一次做 1.8V 的 ADC 驱动放大器，基本 Cascode 的输入范围只剩 0.6V，根本没法用。换成折叠结构后，输入范围直接拉到 1.2V，问题迎刃而解。
4.3 增益提升原理
增益提升（Gain Boosting）这个名字听起来很高端，其实思路很简单：用辅助放大器去「增强」共栅管的栅极控制力。
你看基本 Cascode 的输出阻抗公式：Rout ≈ gm2 · ro2 · ro1。如果我们在 M2 的栅极上加一个辅助运放，让 M2 的栅极电压跟随源极变化，等效的 gm2 就被放大了 Aaux 倍。
增益提升后的输出阻抗：Rout,boosted ≈ (Aaux · gm2) · ro2 · ro1
其中 Aaux 是辅助放大器的增益，通常能做到 40-60dB。
我曾经在一个 16 位 Σ-Δ 调制器里用过增益提升技术。主运放只有 60dB 增益，加上辅助放大器后，整体增益飙到了 120dB。你想想看，这相当于把原来的精度从 10 位直接拉到 16 位。
注意：增益提升会引入额外的极点。辅助放大器的带宽必须比主环路的主极点高 3-5 倍，否则会引发稳定性问题。我见过有人把辅助放大器带宽设得太低，结果整个运放变成了振荡器——流片回来才发现，那叫一个心疼。
4.4 三种结构的对比与选型
我把这三种结构放在一起对比，方便你选型时参考：
| 指标 | 基本 Cascode | 折叠 Cascode | 增益提升 Cascode |
|---|---|---|---|
| 增益 | 中 (40-60dB) | 中 (40-60dB) | 高 (80-120dB) |
| 带宽 | 高 | 高 | 中（受辅助运放限制） |
| 输入范围 | 窄 | 宽 | 取决于基础结构 |
| 功耗 | 低 | 中 | 高（多一个辅助运放） |
| 噪声 | 低 | 中 | 中高 |
| 设计复杂度 | 低 | 中 | 高 |
我的选型建议是这样的：
- 追求简单可靠 → 基本 Cascode，适合 60dB 以下的应用
- 需要宽输入范围 → 折叠 Cascode，低压电路的首选
- 追求极致增益 → 增益提升 Cascode，但要做好稳定性仿真
4.5 知识体系总览
下面这张图把本章的核心逻辑串起来了。你可以把它当作设计时的「导航图」：
嗯，这张图基本把三种结构的定位和设计流程串起来了。你从需求出发，先选结构，再定参数，最后一定要做稳定性验证——尤其是增益提升结构，辅助运放的相位裕度不到 60° 的话，我建议你重新调一下补偿电容。