2、原理图设计基础：调用器件、设置参数、连接信号线、添加激励源与负载

原理图设计，说白了就是把你脑子里的电路拓扑，用EDA工具画出来。这一步看着简单，但很多新手甚至老手都在这上面翻过车。我见过有人把PMOS和NMOS的衬底接反，仿真跑出来结果完全不对，查了两天才找到原因。

嗯，咱们一步步来。这一节我会带你过一遍原理图设计的四个核心动作：调器件、设参数、连信号、加激励与负载。

2.1 调用器件：从库中把元件请出来

打开你的EDA工具（我用的是Cadence Virtuoso，其他工具逻辑类似），新建一个Cell View，选择Schematic。你会看到一个空白的画布。

按快捷键 i（或者点菜单栏的Instance），弹出器件库浏览器。这里要注意，你用的工艺库不同，器件路径也不同。以常见的CMOS工艺为例：

• MOS管：通常在 analogLib 或工艺库的 primitive 目录下，叫 nmos、pmos。
• 电阻、电容：在 analogLib 里叫 res、cap，或者用工艺库里的精确模型。
• 理想电源：vdc（直流源）、vsin（正弦源）、vpulse（脉冲源）。
• 接地：gnd 或 0。

选中器件后，在画布上点击放置。你可以连续放多个，按 Esc 退出。放完后，用鼠标拖拽调整位置。

2.2 设置参数：让器件按你的想法工作

器件放好了，但它是死的。你得告诉它：这个电阻是1k还是10k？这个MOS管的宽长比是多少？

选中器件，按 q 键（或者右键→Properties），弹出参数设置窗口。这里我重点说几个容易踩坑的地方：

器件类型	关键参数	避坑指南
MOS管	Width (W), Length (L), Multiplier (M), Fingers (NF)	W和L是单管尺寸，M是并联个数。我曾经把M当成W来设，结果电流大了10倍。
电阻	Resistance (R), Model name	工艺库电阻有温度系数，仿真时记得选对模型。
电容	Capacitance (C)	理想电容没有寄生，但实际版图里有。前期用理想值，后仿再换精确模型。
直流电源	DC voltage (DC)	别忘了设AC幅度，否则AC仿真没信号。

2.3 连接信号线：把器件串起来

参数设好了，接下来就是连线。按 w 键（或者点导线图标），从器件引脚开始画线。这里有几个要点：

• 单线连接：点击起点，拖动到终点，再点一下完成。
• 节点（Wire Label）：给信号线起个名字，比如 VIN、VOUT。按 l 键添加标签。同名标签表示电气连接，即使画布上没连在一起。
• 总线（Bus）：如果信号是多位宽，用总线连接。比如 D[7:0]。

我个人习惯是：先连关键路径，再连偏置和电源。比如运放，先把输入对管、负载管、尾电流源连好，最后再拉VDD和VSS的线。这样思路清晰，不容易漏。

2.4 添加激励源与负载：让电路动起来

原理图画好了，但没加激励源，仿真器不知道你要测什么。就像你造了一辆车，不踩油门它不会跑。

常用的激励源有：

• 直流源（vdc）：提供固定的偏置电压或电流。
• 正弦源（vsin）：用于AC仿真，设置幅度和频率。
• 脉冲源（vpulse）：用于瞬态仿真，模拟数字信号跳变。
• 分段线性源（vpwl）：自定义波形，比如斜坡、阶跃。

负载呢？最简单的就是挂一个电阻或电容。比如测运放的带宽，输出端挂一个 1pF 电容到地。更精确的做法是用理想电流源或电压源模拟下一级电路的输入阻抗。

2.5 本章知识体系：一张图看懂原理图设计流程

下面这张SVG图，把原理图设计的四个步骤串起来了。你可以把它当作一个检查清单，每次画原理图前扫一眼，保证不遗漏。

2.6 常见错误与避坑

最后，我总结几个我在项目中踩过的坑，你遇到了可以少走弯路：

• 浮空节点：有些引脚没连，仿真报错。用 Check and Save 功能提前检查。
• 电源地接反：VDD和VSS搞混，仿真结果直接反相。我有一回就是，查了半天才发现。
• 激励源类型选错：AC仿真用了脉冲源，结果没幅度。记住：AC仿真用vsin，瞬态用vpulse。
• 负载忘加：运放开环仿真没问题，闭环一加负载就振荡。嗯，负载从开始就要挂上。