VIP20
本课程属于：038-Vivado　FPGA原型验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

综合实现时序分析与优化

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
时序分析基础
什么是时序分析？为什么需要时序分析？…
时序分析基础什么是时序分析？…
02
时序路径分类
寄存器到寄存器路径 · 输入到寄存器路径 · 寄存器到输出路径
时序路径分类寄存器到寄存器路…
03
时序约束入门
什么是SDC？创建时钟 · 设置输入延迟 · 设置输出延迟
时序约束入门SDC
04
综合中的时序优化
逻辑综合流程 · 综合策略 · 面积与速度的权衡
综合时序优化
05
布局布线中的时序优化
布局策略 · 时钟树综合 · 布线优化
布局布线时序优化
06
时序收敛技术
流水线插入 · 寄存器平衡 · 逻辑复制
时序收敛技术流水线插入
07
多时钟域时序分析
跨时钟域同步 · 异步FIFO · CDC验证
多时钟域时序分析跨时钟域同步
08
片上变异与时序
工艺角 · 温度反转效应 · OCV分析
片上变异时序
09
功耗与时序的权衡
动态功耗 · 静态功耗 · 电压缩放对时序的影响
功耗时序的权衡
10
静态时序分析工具
PrimeTime介绍 · 报告解读 · 调试技巧
静态时序分析工具PrimeTime
11
时序例外
假路径 · 多周期路径 · 最大/最小延迟约束
时序例外假路径
12
时钟门控与时序
时钟门控检查 · 门控时钟的建立/保持时间
时钟门控时序
13
复位信号的时序
异步复位 · 同步释放 · 复位树分析
复位信号的时序异步复位
14
I/O时序约束
系统同步与源同步接口 · DDR接口时序
I/O时序约束
15
片上时序监控
时序裕量 · 关键路径识别 · 时序热点图
片上时序监控时序裕量
16
综合优化技巧
资源共享 · 操作符调换 · 展平逻辑
综合优化技巧资源共享
17
物理综合
布局感知的综合 · 物理引导的优化
物理综合布局感知的综合
18
时钟偏移与时序
有用偏移 · 时钟扭曲 · 时钟延迟平衡
时钟偏移时序
19
时序库与建模
Liberty格式 · NLDM与CCS模型 · 延迟计算
时序库建模
20
先进工艺下的时序挑战
FinFET效应 · 电压降 · 电磁迁移
先进工艺下的时序…FinFET
21
时序验证流程
从RTL到GDS的时序闭环 · ECO流程
时序验证流程RTL
22
时序分析脚本化
TCL脚本在STA中的应用 · 自动化报告
时序分析脚本化TCL
23
时序与信号完整性
串扰延迟 · 噪声分析 · IR Drop对时序的影响
时序信号完整性
24
层次化时序分析
模块级约束 · 黑盒模型 · 抽象化
层次化时序分析模块级约束
25
时序收敛方法论
迭代优化策略 · 设计分区 · 时序预算
时序收敛方法论迭代优化策略
26
时序分析中的统计方法
SSTA介绍 · 统计裕量 · 良率分析
时序分析统计方法
27
低功耗时序设计
多电压域 · 电平转换器 · 电源门控时序
低功耗时序设计多电压域
28
时序分析实战案例
一个SoC项目的时序收敛全过程
时序分析实战案例SoC
29
时序分析工具对比
PrimeTime vs Tempu…
时序分析工具对比PrimeTime
30
时序分析未来趋势
机器学习在时序中的应用 · 云端STA
时序分析未来趋势机器学习