2. 热力学基础：热传导机制、热阻网络模型、焦耳热效应

各位，咱们开始第二章。热力学基础，听起来像物理课，对吧？但做封装可靠性，这玩意儿是命根子。芯片里几十亿晶体管一起开关，那热量可不是闹着玩的。我见过太多因为散热没算清楚，流片回来一跑就冒烟的案例。所以，这一章咱们把热的基础打牢。

2.1 热传导的三种机制

热量怎么从芯片里跑出来？说白了就三条路：传导、对流、辐射。在封装里，传导是老大，对流靠设计，辐射嘛…通常可以忽略，除非你搞的是高温功率模块。

• 热传导： 热量在固体内部，靠分子/原子振动传递。封装里，从芯片结到外壳，主要靠这个。材料导热系数（k）是关键，单位 W/(m·K)。铜大概 400，铝 200多，而塑封料才 0.6-1.0。差距巨大。
• 热对流： 流体（空气或液体）流过固体表面带走热量。封装外壳到环境空气，就是自然对流或强制风冷。对流换热系数（h）单位 W/(m²·K)，自然对流大概 5-25，强制风冷能到 50-250。
• 热辐射： 通过电磁波辐射热量。跟表面黑度和温度四次方成正比。一般芯片封装温度不高（<125°C），辐射占比很小，我通常直接忽略。但做功率 LED 或高温 SiC 模块时，得算上。

2.2 热阻网络模型

搞工程的人喜欢把复杂问题简单化。热分析也一样。我们不用解偏微分方程，而是用“热阻”来建模。这玩意儿跟电路里的电阻一模一样。

你看，温差（ΔT）相当于电压，热流（P）相当于电流，热阻（Rth）就是电阻。公式就是：ΔT = P × Rth。简单粗暴，但极其好用。

封装里最经典的热阻参数有三个，我列个表，大家记牢：

参数	定义	测量条件	典型值（BGA）
Rth(j-c)	结到壳热阻	外壳温度恒定	0.5 - 5 °C/W
Rth(j-a)	结到环境热阻	自然对流/静止空气	20 - 50 °C/W
Rth(j-b)	结到板热阻	PCB 板温度恒定	10 - 30 °C/W

实际封装里，热量不是单一路径。它会从芯片→焊料→基板→塑封料→外壳，也会从芯片→焊球→PCB。所以我们需要 热阻网络模型。我常用的是 双热阻模型（2R 模型）和 DELPHI 模型。

• 双热阻模型： 只包含 Rth(j-c) 和 Rth(j-b)。简单，适合早期评估。
• DELPHI 模型： 把封装表面分成多个节点（顶部、底部、侧面），每个节点有独立热阻。精度高，适合系统级热仿真。

嗯，这里要注意：热阻不是常数。它跟温度、散热条件、甚至封装老化都有关系。数据手册给的值，通常是在标准测试条件下的。你实际应用环境不同，一定要自己算或测。

2.3 焦耳热效应

焦耳热，也叫电阻热。电流流过导体，就会发热。公式：P = I² × R。这玩意儿在封装里是热量的源头。

芯片内部晶体管开关，电流流过沟道和互连线，产生焦耳热。封装里，焊料凸点、铜柱、引线框架、键合线，都有电阻。电流一大，这些地方就会局部发热。

焦耳热效应在封装设计里，有几个关键影响：

1. 局部热点： 电流密度大的地方（比如键合线颈部、凸点拐角），温度会显著升高。这地方就是失效的起点。
2. 电迁移： 高温 + 大电流密度，金属原子会顺着电子流方向迁移，导致开路或短路。这是封装可靠性的头号杀手之一。
3. 热应力： 焦耳热导致局部温度不均，产生热应力。不同材料热膨胀系数（CTE）不匹配，就会开裂或分层。

所以，做封装设计时，不能只看总功耗。要关注 电流密度分布 和 局部焦耳热。我建议在关键互连结构上，电流密度控制在 1×10⁵ A/cm² 以下，安全一些。

2.4 知识体系：热力学基础框架

下面这张图，是我自己总结的热力学基础框架。从物理机制到工程模型，再到失效影响，一条线串起来。你照着这个思路去学，不会乱。

2.5 实用技巧与避坑指南

最后，分享几个我这些年积累的实用技巧：

• 热阻的串并联： 跟电阻一样，串联热阻相加，并联热阻倒数相加。封装里，芯片到外壳是串联路径，而外壳到空气是并联路径（顶部+侧面）。
• 不要迷信数据手册： 手册上的 Rth(j-a) 通常是在 1 平方英寸的 2 层 PCB 上测的。你实际板子小，或者层数少，热阻会大很多。我一般会留 20%-30% 的余量。
• 焦耳热计算： 对于键合线，用 P = I²R 算发热量。但要注意，电阻 R 是随温度变化的。铜的电阻温度系数（TCR）大约是 0.0039/°C。温度升高 100°C，电阻增加 39%。发热量更大，形成正反馈。
• 热仿真验证： 仿真结果一定要用实测验证。我习惯在封装样品上贴热电偶，测关键点温度。如果仿真和实测差超过 10%，就要回头检查模型和边界条件。