一、DDR基础概念
各位同学，今天我们来聊聊DDR。说实话，DDR这个知识点，我在刚入行时也踩过不少坑。记得第一次调DDR控制器，板子死活跑不起来，最后发现是时序参数配错了。从那以后，我就养成了一个习惯——先把基础概念吃透，再动手写代码。
1.1 DDR存储器概述
DDR的全称是Double Data Rate，双倍数据速率。说白了，就是时钟的上升沿和下降沿都能传输数据。你想想看，同样的时钟频率，DDR比SDRAM快了一倍。
DDR存储器本质上是一种动态随机存取存储器（DRAM）。它靠电容存储电荷来保存数据。嗯，这里要注意——电容会漏电，所以需要定期刷新。我在项目中遇到过，有人忘了配刷新参数，结果系统跑着跑着数据就丢了。
核心特点：
- 双沿采样：时钟上升沿和下降沿都传输数据
- 突发传输：一次寻址可以连续读写多个数据
- 流水线架构：命令、地址、数据可以并行处理
- 需要刷新：每隔64ms必须刷新一次
1.2 DDR与SRAM的区别
很多初学者会问：为什么不用SRAM？其实两者各有千秋。我做个对比你就明白了。
| 对比项 | DDR | SRAM |
|---|---|---|
| 存储单元 | 1个晶体管+1个电容 | 6个晶体管 |
| 速度 | 较慢（ns级） | 极快（ps级） |
| 容量 | 大（GB级） | 小（MB级） |
| 成本 | 低 | 高 |
| 功耗 | 较低 | 较高 |
| 是否需要刷新 | 是 | 否 |
我个人习惯这样选：需要大容量缓存用DDR，需要极低延迟用SRAM。比如FPGA内部的Block RAM就是SRAM，而外挂的大容量存储就用DDR。
1.3 DDR发展历程（DDR1-DDR5）
DDR从诞生到现在，已经走过了五代。我最早接触的是DDR2，那时候觉得800Mbps已经很快了。现在DDR5都到6400Mbps了，真是感慨。
各代DDR关键参数对比：
- DDR1（2000年）： 2.5V供电，200-400Mbps，2位预取
- DDR2（2003年）： 1.8V供电，400-800Mbps，4位预取
- DDR3（2007年）： 1.5V供电，800-2133Mbps，8位预取
- DDR4（2014年）： 1.2V供电，1600-3200Mbps，8位预取
- DDR5（2020年）： 1.1V供电，3200-6400Mbps，16位预取
为什么会一代比一代快？说白了就是预取位数在增加。DDR1一次读2位，DDR5一次读16位。再加上工艺进步、电压降低，速度自然就上去了。
1.4 DDR关键时序参数
这部分是重点，也是容易出问题的地方。我当年调DDR时，最头疼的就是这些参数。咱们一个一个说。
tRCD（RAS to CAS Delay）
行地址选通到列地址选通的延迟。说白了，就是打开一行后，等多久才能开始读这一行里的某个列。这个参数一般在10-20ns之间。
tCL（CAS Latency）
列地址选通延迟。从发出读命令到第一个数据出现在数据总线上的时钟周期数。DDR4常见的tCL是15-22个时钟周期。
tRP（Row Precharge Time）
行预充电时间。关闭当前行、打开新行需要的时间。一般在10-15ns左右。
避坑指南：
我曾经在项目中把tCL设得太小，结果数据读出来全是错的。后来查了芯片手册才发现，不同频率下tCL的最小值不一样。记住：时序参数宁大勿小，稳定第一。
其他重要参数
- tRAS： 行激活时间，行必须保持激活的最短时间
- tRC： 行周期时间，两次行激活之间的最短间隔
- tRFC： 刷新周期时间，两次刷新命令之间的间隔
- tWR： 写恢复时间，写完数据后等多久才能预充电
1.5 DDR读写时序图
下面我用SVG画一张DDR读操作的时序图，帮你直观理解这些参数的关系。
从这张图你能看到：T0时刻发ACT命令打开行，经过tRCD延迟后，T2时刻发RD命令读列，再经过tCL延迟，T5时刻数据才出现在总线上。嗯，这就是DDR读操作的基本流程。
1.6 小结
这一章我们讲了DDR的基础概念。说白了，DDR就是靠双沿采样和预取技术来提升速度的。与SRAM相比，它容量大、成本低，但速度慢、需要刷新。从DDR1到DDR5，预取位数从2位增加到16位，速度翻了十几倍。
关键时序参数tRCD、tCL、tRP这些，是DDR控制器设计的核心。我建议你把这些参数背下来，或者至少知道去哪里查。因为在实际项目中，配错一个参数，整个系统就可能跑不起来。
下一章我们开始讲DDR控制器的架构设计，到时候会用到这些基础知识。
个人经验： 刚开始学DDR时，别急着看复杂的控制器代码。先把这些时序参数搞明白，再去看代码，你会发现豁然开朗。我当年就是吃了这个亏，绕了不少弯路。