3. 立即断言：使用场景与控制机制

大家好，我是你们的讲师。今天我们来聊聊立即断言。

说实话，刚入行那会儿，我对立即断言有点不屑。总觉得它太简单，不就是个if-else吗？后来在一个复杂的握手协议验证中，我被它救了一命。嗯，从那以后，我再也不敢小看它了。

3.1 什么是立即断言

立即断言，说白了就是在代码执行到那一行时立刻检查条件。它不像并发断言那样等时钟沿，也不采样。你写在哪，它就检查在哪。

它的语法很简单：

assert (condition) else $error("描述信息");

或者更完整的写法：

assert (condition) 
    $info("通过");
else 
    $error("失败，条件不满足");

我个人习惯把立即断言放在两个地方：数据通路的关键节点和状态机的关键跳转。为什么？因为这两个地方最容易出bug，而且一出就是大问题。

3.2 使用场景

我总结了三个最常用的场景，你想想看是不是这么回事：

场景一：输入参数合法性检查

在函数或任务的入口处，先检查参数是否合法。这就像你进家门先换鞋一样自然。

function automatic void write_data(input int addr, input int data);
    // 地址必须在合法范围内
    assert (addr inside {[0:255]}) else 
        $fatal("地址越界: %0d", addr);
    
    // 数据不能为X或Z
    assert (!$isunknown(data)) else 
        $error("数据包含X/Z: %0h", data);
    
    // 正常处理逻辑
    mem[addr] = data;
endfunction

我在项目中遇到过一件事：有个同事没加参数检查，结果地址传了个-1进来。你猜怎么着？仿真跑了三天，最后发现内存全写乱了。从那以后，我所有函数的入口都加了断言。

场景二：协议时序的即时检查

有些协议检查不需要等时钟沿，比如信号的有效电平、握手信号的互斥关系。

always_comb begin
    // valid和ready不能同时为X
    assert (!$isunknown({valid, ready})) else 
        $error("握手信号包含X状态");
    
    // 当valid为高时，data必须有效
    if (valid) begin
        assert (!$isunknown(data)) else 
            $error("valid有效时data为X");
    end
end

场景三：状态机的不变量检查

状态机运行时，有些条件必须永远成立。比如两个状态不能同时激活。

always_ff @(posedge clk) begin
    if (reset) begin
        state <= IDLE;
    end else begin
        case (state)
            IDLE: begin
                // 进入IDLE时，所有输出必须为0
                assert (req == 0 && ack == 0) else 
                    $error("IDLE状态输出不为0");
                // ... 状态转移逻辑
            end
            // ... 其他状态
        endcase
    end
end

3.3 控制机制：$asserton / $assertoff / $assertkill

这里有个坑，我必须要讲清楚。立即断言默认是全局开启的。但有时候你不想让它一直开着，比如在复位期间、或者初始化阶段。

SystemVerilog给了我们三个控制命令：

你可能会问：$assertoff和$assertkill有什么区别？

嗯，这个问题问得好。$assertoff是温柔地关闭——它等当前断言执行完再关。而$assertkill是暴力终止——不管断言跑没跑完，直接掐掉。

我曾经在一个大型SoC项目中，复位信号有100多个周期。如果断言一直开着，复位期间会报一堆假错。我的做法是：

initial begin
    // 复位期间关掉断言
    $assertoff;
    
    // 等待复位结束
    @(posedge reset_n);
    repeat(10) @(posedge clk);
    
    // 开启断言
    $asserton;
    
    // 等待一段时间，让系统稳定
    repeat(100) @(posedge clk);
    
    // 开始测试
    run_test();
end

3.4 层次化控制

有时候你不想全局开关，只想控制某个模块的断言。SystemVerilog支持层次化控制：

// 只关闭某个模块的断言
$assertoff(0, top.u_ahb_master);
$assertoff(0, top.u_apb_slave);

// 只开启某个模块的断言
$asserton(0, top.u_ahb_master);

// 关闭某个层次下的所有断言
$assertoff(0, top.u_ahb_master.*);

第一个参数是层级数，0表示无限层级。第二个参数是模块路径。

initial begin
        $asserton;
        $display("断言已开启");
        // 测试用例
        #1000;
        $assertoff;
        $display("断言已关闭");
    end

3.5 实战中的避坑指南

我曾经在一个项目中，把$assertoff写成了$assert_off。结果仿真跑了半天，断言一个都没关掉。嗯，这种低级错误，犯过一次就记住了。

这里我总结几个经验：

• 不要在always_comb中使用$assertoff——组合逻辑里关断言，可能会产生竞争
• 复位期间一定要关断言——否则你会被假错淹没
• 用$assertkill清理残留断言——比如某个断言卡住了，可以用它强制结束
• 层次化控制要写对路径——路径写错了，断言关不掉，bug就漏过去了

好了，关于立即断言的内容就讲到这里。记住，断言是你的朋友，不是敌人。用好了，它能帮你省下大量调试时间。