首页
›
芯片设计与FPGA
›
033-覆盖率分析
›
《SystemVerilog约束随机验证与覆盖收敛》
VIP20
本课程属于:033-覆盖率分析
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
SystemVerilog约束随机验证与覆盖收敛
📚 共计 30 章节
01
覆盖收敛概述
什么是覆盖收敛 · 为什么需要覆盖收敛 · 覆盖收敛的挑战
基础
概念
02
激励约束基础
SystemVerilog约束语法 · 约束块 · 随机化变量
语法
SV
03
简单约束
范围约束 · 集合约束 · 权重分布约束
约束
随机
04
条件约束
if-else约束 · -> 操作符约束 · 条件表达式约束
条件
分支
05
约束求解器
约束求解器工作原理 · 求解器性能 · 求解器调试
求解
性能
06
约束与随机化
rand与randc · 随机化函数 · pre_randomize与post_randomize
随机化
回调
07
面向对象约束
类中的约束 · 继承与约束 · 约束的覆盖与重写
OOP
继承
08
约束的复杂度
约束冲突 · 线性与非线性 · 约束优化技巧
优化
调试
09
功能覆盖点
covergroup · coverpoint · 仓(bins)的定义
覆盖
bins
10
交叉覆盖
cross覆盖 · 交叉仓 · 排除非法组合
交叉
组合
11
覆盖选项
weight · goal · comment · auto_bin_max等选项
配置
选项
12
覆盖收集
采样事件 · 覆盖触发 · 覆盖数据的导出
采样
导出
13
覆盖驱动的激励生成
从覆盖到约束的反馈 · 动态调整约束
反馈
动态
14
覆盖率驱动的验证流程
规划 · 实现 · 迭代 · 收敛
流程
方法论
15
定向测试与随机测试
优缺点对比 · 混合策略
策略
对比
16
激励生成策略
纯随机 · 带约束随机 · 定向生成
生成
随机
17
覆盖收敛指标
代码覆盖率 · 功能覆盖率 · 断言覆盖率
指标
度量
18
覆盖收敛分析工具
VCS · Questa · IUS的覆盖工具使用
工具
EDA
19
覆盖收敛加速技术
种子管理 · 并行回归 · 覆盖合并
加速
回归
20
覆盖收敛中的常见陷阱
过度约束 · 欠约束 · 覆盖盲区
陷阱
经验
21
高级约束技巧
foreach约束 · 数组约束 · 动态数组约束
高级
数组
22
约束与性能
约束求解时间优化 · 约束分解 · 约束分层
性能
优化
23
覆盖模型设计
如何设计高效的覆盖模型 · 覆盖粒度控制
建模
粒度
24
覆盖与断言结合
断言覆盖 · SVA覆盖 · 断言驱动的验证
断言
SVA
25
形式化验证与覆盖
形式化方法在覆盖收敛中的应用
形式化
数学
26
低功耗验证中的覆盖
功耗状态覆盖 · 电源域覆盖
低功耗
电源
27
SoC级覆盖收敛
系统级覆盖 · 接口覆盖 · 跨时钟域覆盖
SoC
CDC
28
覆盖收敛自动化
脚本化覆盖分析 · 自动生成约束 · AI辅助收敛
自动化
AI
29
覆盖收敛实战案例
一个完整的UVM验证环境覆盖收敛实例
UVM
实战
30
覆盖收敛最佳实践
团队协作 · 文档化 · 评审流程 · 持续集成
最佳实践
CI
所属VIP或分类
同VIP:Python开发与项目实践
同VIP:SVA断言覆盖率建模与验证效率优化
同VIP:SystemVerilog断言设计与覆盖率分析