01
时序分析基础
时钟周期、建立时间与保持时间的概念，为什么芯片需要时序检查。
⏱️ 基础📐 概念
02
时序路径
输入到寄存器、寄存器到寄存器、寄存器到输出、输入到输出的四种路径分析。
🔁 路径📊 分析
03
时序约束入门
create_clock、set_input_delay、set_output_delay 的基本用法。
📌 SDC⚙️ 约束
04
时序报告解读
如何看懂 setup slack 和 hold slack，常见的 violation 类型。
📋 报告⚠️ 违例
05
覆盖率概念
代码覆盖率（行、分支、条件、状态机）与功能覆盖率的区别。
📊 覆盖率🧩 分类
06
覆盖率收集工具
VCS/IES 的覆盖率编译选项与运行选项。
🛠️ 工具⚡ VCS
07
覆盖率数据库管理
合并多个仿真运行的覆盖率数据（urg -dir）。
🗄️ 合并📁 urg
08
功能覆盖率建模
covergroup、coverpoint、bin 的定义与使用。
🎯 covergroup📦 bin
09
交叉覆盖率
cross 的使用场景与常见陷阱。
🔄 cross⚠️ 陷阱
10
覆盖率驱动的验证
如何根据覆盖率缺口（coverage hole）反推测试用例。
🕳️ hole🧪 用例
11
时序例外
false_path、multicycle_path 的设置与实战。
🚫 false🔁 multicycle
12
时钟域交叉（CDC）
同步器结构、CDC 违例的静态检查。
⏲️ CDC🔍 检查
13
时序收敛策略
Pipeline 插入、逻辑优化、时钟树调整。
📈 收敛🔧 优化
14
覆盖率报告分析
urgReport 的 HTML 报告解读。
📊 urg📄 报告
15
断言覆盖率
SVA 断言与 cover property 的结合使用。
✅ SVA📌 cover
16
时序库（Liberty）基础
cell delay、transition、derating 因子。
📚 Liberty📉 derate
17
片上变异（OCV）
derate 设置与 timing derate 的使用。
🔬 OCV⚙️ derate
18
STA 工具入门
PrimeTime 的基本流程与命令。
🖥️ STA⌨️ PrimeTime
19
SDC 约束实战
综合与后端之间的 SDC 交接。
📄 SDC🤝 交接
20
覆盖率合并策略
不同 seed 下的覆盖率合并与去重。
🧬 合并🎲 seed
21
时序 ECO
小范围修改逻辑修复 setup/hold 违例。
🔧 ECO🩹 修复
22
功能覆盖率与随机化
SystemVerilog 随机化与 covergroup 联动。
🎲 随机化🔗 联动
23
覆盖率驱动的回归管理
如何用脚本自动化收集与报告。
🤖 自动化📜 脚本
24
时序分析中的 PVT corner
worst、best、typical 的选择。
🌡️ PVT📐 corner
25
异步复位与同步释放
复位树的时序检查。
🔄 复位🌲 树
26
门级仿真（GLS）中的时序反标
SDF 文件的生成与使用。
🚪 GLS📄 SDF
27
覆盖率闭合标准
项目中的覆盖率签收（sign-off）准则。
✅ sign-off📋 准则
28
时序与功耗权衡
在满足时序的前提下降低动态功耗。
⚡ 功耗⚖️ 权衡
29
实战案例
一个简单模块的完整时序约束与覆盖率收集流程。
🧪 实战📦 模块
30
课程总结
时序检查与覆盖率验证的常见误区与最佳实践。
🏁 总结💡 最佳实践