波形基础回顾：时钟与复位、同步与异步信号、建立时间与保持时间概念
各位同学，咱们今天聊点最基础，但也最容易翻车的东西。
做数字IC验证，说白了就是跟波形打交道。你每天盯着Verdi或者DVE，看的就是时钟怎么跳、复位怎么拉、信号什么时候变。这些东西要是没吃透，后面分析状态跳转的时候，你会发现自己像个无头苍蝇。
我个人习惯，每次带新人，第一件事就是让他们把时钟和复位的关系画清楚。别笑，真有人干了两年，还分不清同步复位和异步复位的区别。
1. 时钟：芯片的心跳
时钟是什么？说白了就是一个周期性的方波。它给整个芯片提供了一个时间基准。
你想想看，没有时钟，寄存器怎么知道什么时候该采样数据？组合逻辑的输出乱跳，整个系统就乱套了。
时钟的三个关键参数：
- 频率：1秒内跳多少次，单位Hz。比如100MHz，就是1亿次。
- 周期：频率的倒数。100MHz对应10ns。
- 占空比：高电平时间占整个周期的比例。理想情况是50%。
我在项目中遇到过一件事。有个同事写testbench，时钟周期设成了10ns，但DUT内部实际跑的是20ns。结果仿真波形看起来全对，一上板子就挂。为什么？因为验证环境跟设计对不上。所以，时钟参数一定要跟设计文档核对，别想当然。
2. 复位：让一切回到起点
复位信号，就是给芯片一个“重启”的机会。上电的时候，寄存器里的值是随机的，必须靠复位把它们拉到已知状态。
复位分两种：同步复位和异步复位。嗯，这里要注意，很多人搞混。
| 类型 | 特点 | 代码写法 |
|---|---|---|
| 同步复位 | 只在时钟上升沿生效 | always @(posedge clk) |
| 异步复位 | 复位信号一变化就生效，不受时钟控制 | always @(posedge clk or negedge rst_n) |
避坑指南：我曾经吃过异步复位的亏。复位信号如果没做同步处理，直接接到寄存器上，很容易出现“复位撤销时刚好踩在时钟沿上”的情况。这时候寄存器可能进入亚稳态，整个状态机就飞了。
所以，异步复位一定要做“异步复位、同步释放”。这是基本功，别偷懒。
3. 同步信号 vs 异步信号
这两个概念，我换个说法你就懂了。
同步信号：它的变化跟时钟对齐。比如你在时钟上升沿采到的数据，那就是同步的。
异步信号：它想什么时候变就什么时候变，跟时钟没关系。比如按键输入、外部中断。
为什么要把它们分开？因为验证的时候处理方式完全不同。
- 同步信号：直接采样就行，时序约束好算。
- 异步信号：必须做同步处理（打两拍），否则亚稳态教你做人。
我个人习惯，在验证环境里，所有来自外部的输入信号，一律先打两拍再使用。别嫌麻烦，这是成本最低的防错手段。
4. 建立时间与保持时间：时序的底线
这两个概念，是静态时序分析（STA）的核心。但做验证的也得懂，不然你连波形都看不懂。
建立时间（Setup Time）：在时钟沿到来之前，数据必须保持稳定的最短时间。
保持时间（Hold Time）：在时钟沿到来之后，数据必须保持稳定的最短时间。
说白了，就是数据在时钟沿附近有一个“窗口期”，这个窗口期内数据不能变。变了就违反时序，寄存器可能采到错误的值。
举个例子：
假设建立时间是2ns，保持时间是1ns。时钟上升沿在10ns处。
那么数据必须在8ns到11ns之间保持稳定。早了不行（可能被前一个时钟采到），晚了也不行（来不及建立）。
你想想看，如果数据路径太长，组合逻辑延迟太大，数据到寄存器输入端的时候，已经过了建立时间窗口。这时候就会报“setup violation”。
我在项目中遇到过最头疼的一次，就是保持时间违例。建立时间违例还能降频解决，保持时间违例只能改版。那次流片回来，芯片在低温下工作正常，高温就随机出错。查了两个月，最后发现是保持时间余量不够，温度一高，路径延迟变小，hold就崩了。
验证工程师的视角：
你不需要像后端工程师那样去算每一条路径的时序。但你要能看懂时序报告，知道哪些路径是critical的。更重要的是，在写testbench的时候，不要给DUT输入违反时序的激励。比如你给一个异步信号，没做同步就直接驱动，那仿真结果就是错的，而且错得莫名其妙。
5. 知识体系总览
下面这张图，把本章的核心逻辑串起来了。你可以把它当成一个思维导图来看。
这张图里，时钟是基础，复位是起点，同步异步是信号交互的规则，建立保持时间是物理实现的底线。四者缺一不可。
好了，这一章就到这里。记住我今天说的，波形不是画出来的，是算出来的。你心里有这些概念，看波形的时候才能一眼看出问题在哪。
可可精品资料库