状态机基础：从概念到实战
状态机这东西，说白了就是数字电路里的"大脑"。它决定了你的设计在什么时候该干什么事。我刚开始接触状态机时，总觉得它很抽象，后来做了几个项目才明白——没有状态机，很多接口协议根本玩不转。
什么是状态机？
状态机（Finite State Machine，FSM）是一种数学模型。它由有限个状态组成，根据输入信号在不同状态之间跳转，同时产生输出。你可以把它想象成一个自动售货机：你投币（输入），机器根据当前金额（状态）决定是否出货（输出）。
一个完整的状态机包含三个要素：
- 状态寄存器：存储当前状态
- 次态逻辑：根据当前状态和输入，计算下一个状态
- 输出逻辑：根据当前状态（或加上输入）产生输出
嗯，这里要注意：状态机的状态数量必须是有限的。你不能设计一个"无限状态"的机器，那就不叫FSM了。
Moore机 vs Mealy机
这是面试常考的问题，也是实际设计中必须做的选择。我当年第一次做项目时，就因为选错了类型，导致时序收敛困难，折腾了好几天。
| 对比项 | Moore机 | Mealy机 |
|---|---|---|
| 输出依赖 | 仅依赖当前状态 | 依赖当前状态 + 输入 |
| 输出时序 | 与时钟同步，稳定 | 可能受输入毛刺影响 |
| 状态数量 | 通常较多 | 通常较少 |
| 响应速度 | 慢一拍（需要时钟沿） | 快（组合逻辑直接输出） |
| 典型应用 | 控制逻辑、安全关键设计 | 高速接口、数据通路 |
Moore机：输出只跟当前状态有关。你想想看，这意味着输出在时钟沿之后才变化，非常稳定。我在做SPI控制器时就用Moore机，因为从机需要稳定的片选信号，不能有毛刺。
Mealy机：输出同时依赖当前状态和输入。说白了就是"看人下菜碟"，输入一变，输出马上跟着变。我曾经在做一个高速数据采集接口时，用了Mealy机来减少一个时钟周期的延迟，效果很好。
核心区别一句话：Moore机的输出比状态变化晚一个时钟周期；Mealy机的输出可以在状态变化的同时响应输入。
状态转移图的绘制方法
画状态转移图，是每个数字IC工程师的基本功。我个人的习惯是：先画草图，再画正式图。草图用纸笔，正式图用工具（比如Visio或draw.io）。
绘制步骤：
- 列出所有状态：用圆圈表示，圈内写状态名
- 确定初始状态：用箭头指向它，通常标"reset"或"idle"
- 画出状态转移：用有向箭头连接，箭头旁标注转移条件
- 标注输出：Moore机在状态圈内写输出；Mealy机在箭头旁写输出
举个例子，一个简单的"101"序列检测器：
// Moore机状态转移图描述
状态: S0 (输出0), S1 (输出0), S2 (输出0), S3 (输出1)
转移:
S0 --输入1--> S1
S0 --输入0--> S0
S1 --输入0--> S2
S1 --输入1--> S1
S2 --输入1--> S3
S2 --输入0--> S0
S3 --输入0--> S2
S3 --输入1--> S1我的小技巧：画图时，把"非法状态"或"异常转移"也用虚线标出来。这样在写RTL代码时，你就知道哪些情况需要做default处理。我曾经因为漏掉一个异常转移，导致芯片在特定输入序列下死锁，教训深刻。
用SVG画一张状态机结构图
下面这张图展示了状态机的基本结构。我特意把Moore机和Mealy机的输出路径画在一起，方便对比。
从这张图可以清楚看到：Moore机的输出只走"状态寄存器→Moore输出逻辑"这条路径；而Mealy机的输出还额外接了输入信号。这就是为什么Mealy机响应更快，但也更容易受毛刺影响。
避坑指南
我曾经踩过的坑：
- 状态编码选错了：用二进制编码时，相邻状态跳转可能有多位变化，导致毛刺。后来我改用格雷码或独热码，问题就解决了。
- 漏了default状态：综合工具会给你补一个，但补成什么你根本不知道。一定要显式写出default，哪怕只是回到IDLE。
- Mealy机的组合输出没寄存：直接送给下一级，结果下一级采到了毛刺。我的建议是：Mealy机的输出最好打一拍再往外送。
小结
状态机是数字IC设计的基石。Moore机稳定可靠，适合控制逻辑；Mealy机灵活高效，适合高速接口。画状态转移图时，记得把异常路径也考虑进去。嗯，这些经验都是我用一次次仿真失败换来的，希望对你有帮助。
可可精品资料库