一、握手信号基础：从一次失败的流片说起
各位同学好，我是老李。做芯片验证十几年了，今天咱们聊聊握手信号。
说实话，我刚入行那会儿，觉得握手信号就是个简单的「你发我收」。直到有一次，我负责的一个AI加速器项目流片回来，芯片在高速运行时频繁出现数据错乱。排查了整整两周，最后定位到问题——握手逻辑的时序没处理好。那次教训让我明白：握手信号看似简单，但里面的门道，真不少。
1.1 什么是握手信号？
握手信号，说白了就是两个模块之间的一种「对话协议」。
想象一下：你递东西给别人，你会怎么做？
- 你先确认对方准备好了（Ready）
- 然后你把东西递过去（Valid）
- 对方接住后告诉你一声（握手完成）
数字电路里的握手信号，干的就是这个事。它保证数据从发送端到接收端，不会丢、不会乱、不会错。
核心概念：握手信号由两根控制线组成——Valid（有效）和 Ready（就绪）。数据线则是 Data Bus。
1.2 Valid/Ready 握手机制详解
这是最经典的握手方式。我习惯把它叫做「你情我愿」协议。
Valid 信号：由发送端驱动。当发送端把数据放到总线上，并且数据稳定有效时，就把 Valid 拉高。
Ready 信号：由接收端驱动。当接收端准备好接收数据时，就把 Ready 拉高。
数据传输发生的条件只有一个：Valid 和 Ready 同时为高。这个时刻，我们称为「握手成功」。
我的经验：很多新手会忽略一个细节——Valid 信号必须在时钟上升沿之前稳定建立。我曾经见过一个设计，Valid 在时钟沿附近跳变，导致接收端采到了错误的值。嗯，这种问题在仿真里很难复现，但芯片跑起来就露馅了。
下面我用一个简单的 Verilog 代码示例，展示最基本的握手逻辑：
// 发送端逻辑
always @(posedge clk or negedge rst_n) begin
if (!rst_n) begin
valid <= 1'b0;
data <= 32'h0;
end else if (ready) begin
// 握手成功，准备下一笔数据
valid <= has_next_data;
data <= next_data;
end
end
// 接收端逻辑
always @(posedge clk or negedge rst_n) begin
if (!rst_n) begin
ready <= 1'b0;
end else begin
ready <= can_accept_data;
end
end
// 握手成功标志
assign handshake_done = valid & ready;1.3 握手信号的四种基本状态
你想想看，一个握手通道，无非就四种状态。我习惯用状态机来理解它：
| 状态 | Valid | Ready | 说明 |
|---|---|---|---|
| 空闲（Idle） | 0 | 0 | 双方都没准备好，总线空闲 |
| 等待（Wait） | 1 | 0 | 发送端有数据，但接收端还没准备好 |
| 传输（Transfer） | 1 | 1 | 握手成功，数据正在传输 |
| 完成（Done） | 0 | 1 | 传输完成，接收端准备接收下一笔 |
这里有个关键点：等待状态是最容易出问题的。我曾经在项目中遇到过，发送端一直拉着 Valid 不放，但接收端因为内部 FIFO 满了，Ready 一直为低。结果 Valid 信号被长时间拉高，导致后端综合工具报出时序违例。
避坑指南：Valid 信号不能无限期拉高。如果接收端长时间不 Ready，发送端应该考虑超时机制，或者至少保证 Valid 信号在几个时钟周期内能稳定下来。否则，你的芯片可能会因为信号毛刺而误触发握手。
1.4 握手信号的核心知识体系
为了让大家更直观地理解，我画了一张图。这张图展示了握手信号在整个接口协议中的位置：
这张图里，我特意把四种状态用不同颜色标出来了。你看，从空闲到等待，再到传输，最后完成回到空闲——这就是一个完整的握手生命周期。
1.5 实际项目中的注意事项
讲到这里，我想分享几个实际项目中踩过的坑：
- Valid 不能依赖 Ready：Valid 信号必须由发送端独立产生，不能等 Ready 来了才拉高。否则会形成组合逻辑环路。
- Ready 可以组合逻辑产生：但要注意，如果 Ready 是组合逻辑，它必须在 Valid 之前稳定。我习惯用寄存器打一拍。
- 背压处理：当接收端处理不过来时，Ready 拉低，发送端必须保持 Valid 和数据不变。这叫「反压」或「背压」。
记住一句话：握手信号的核心是「Valid 不能变，直到握手成功」。这是所有握手机制的基石。
好了，这一章的内容就到这里。握手信号是接口协议的基础，后面的章节我们会深入讨论各种高级握手策略和优化技巧。
可可精品资料库