基础概念回顾：建立时间与保持时间、时钟偏斜与抖动、组合逻辑延迟
各位同学，咱们今天聊点实在的。在做拥塞分析之前，有几个基础概念必须得先捋清楚。说白了，时序收敛就像盖房子，地基打不牢，后面全是坑。我见过不少新手，一上来就盯着拥塞图看，结果连建立时间违例是怎么来的都没搞明白——嗯，这样不行。
1. 建立时间与保持时间：寄存器的“脾气”
每个寄存器都有它的“脾气”。你想想看，数据要在时钟沿到来之前稳定下来，这个提前量就是建立时间（Setup Time）。而在时钟沿之后，数据还得再稳住一会儿，这就是保持时间（Hold Time）。
核心公式（记牢了）：
- 建立时间检查：T_clk + T_skew - T_setup ≥ T_co + T_logic + T_net
- 保持时间检查：T_co + T_logic + T_net ≥ T_hold + T_skew
我在项目中遇到过一件事。有个模块，综合后时序报告全是绿的，结果后仿真一跑就挂。查了半天，原来是保持时间违例。为什么？因为时钟树综合之后，时钟偏斜变了，保持时间的余量被吃掉了。所以啊，建立时间看的是最差路径，保持时间看的是最短路径——这个区别一定要刻在脑子里。
避坑指南：我曾经在28nm项目上，因为忽略了保持时间，导致流片回来的芯片在低温下频繁出错。后来加了一堆缓冲器才修回来，代价是面积暴涨15%。所以，保持时间违例一定要在CTS阶段就解决，别拖到布线。
2. 时钟偏斜与抖动：时钟不是完美的
理想情况下，时钟沿应该同时到达所有寄存器。但现实很骨感。时钟信号在芯片上跑，有延迟，有偏差。
- 时钟偏斜（Clock Skew）：同一个时钟沿到达不同寄存器的时间差。说白了，就是时钟树长得好不好的问题。
- 时钟抖动（Clock Jitter）：同一个时钟沿在不同周期的位置抖动。这是由PLL噪声、电源噪声等引起的。
你想想看，偏斜是“空间上的差异”，抖动是“时间上的不确定性”。两者对时序的影响完全不同。
注意：时钟偏斜可以“利用”。比如，让接收时钟晚到一点，可以给建立时间多留余量。但抖动是纯损耗，谁也救不了。所以，抖动必须留出余量，不能指望它帮你忙。
我记得有一次做高速接口，时钟抖动特别大。PLL的spec上写的是±50ps，结果实际测下来有±80ps。没办法，只能把时序约束里的抖动余量从60ps加到100ps。这一加，整个模块的时序余量直接少了40ps，逼得我重新优化了组合逻辑。所以，别太相信spec上的抖动值，留点余量总没错。
3. 组合逻辑延迟：路径上的“堵点”
组合逻辑延迟，就是数据从寄存器A的Q端，经过一堆与或非门，到达寄存器B的D端所花的时间。这个延迟由两部分组成：
- 单元延迟（Cell Delay）：每个逻辑门本身的延迟。跟工艺、电压、温度、输入转换时间、输出负载都有关系。
- 互连线延迟（Net Delay）：金属线上面的RC延迟。在先进工艺下，这个延迟占比越来越大，甚至超过单元延迟。
为什么拥塞会影响时序？因为拥塞会导致绕线绕远路，互连线变长，RC延迟暴增。我见过一个案例，某条路径原本只有10级逻辑，综合后时序余量还有200ps。结果布线时因为拥塞，信号绕了半个模块，互连线延迟从50ps飙到了300ps，直接导致建立时间违例。
关键点：拥塞不直接产生时序违例，但它通过增加互连线延迟来间接破坏时序。所以，拥塞分析的本质，是预测哪些路径的互连线延迟会失控。
嗯，这里要注意。组合逻辑延迟不是越短越好。太短了，保持时间可能出问题。所以，平衡才是关键。我一般会在综合阶段，把路径的延迟控制在时钟周期的40%-60%之间，留出足够的余量给时钟偏斜和抖动。
知识体系总览
下面这张图，把这三个概念的关系串起来了。你仔细看看，就能明白它们是怎么互相影响的。
这张图你看懂了吗？三个概念不是孤立的。时钟偏斜和抖动会直接影响建立时间和保持时间的余量。而组合逻辑延迟，尤其是互连线延迟，是拥塞和时序之间的桥梁。说白了，拥塞分析就是提前找出那些“互连线延迟可能失控”的路径，然后想办法优化。
我的习惯：在做拥塞分析之前，我会先跑一遍静态时序分析，把每条路径的建立时间和保持时间余量都记下来。然后对照拥塞图，看看那些余量小的路径是不是正好在拥塞区域。如果是，那就要重点处理了。这个方法帮我省了不少返工的时间。
好了，基础概念就回顾到这里。这些内容虽然基础，但真的很重要。后面讲拥塞分析的时候，我会反复引用这些概念。你如果现在还有点模糊，建议多看几遍这张图，把关系理清楚。
可可精品资料库