1. 断言基础：什么是断言？它在验证中扮演什么角色？
大家好，我是老李，做芯片验证十几年了。今天咱们聊聊断言。
说实话，我刚入行那会儿，对断言也是半信半疑。总觉得写测试用例就够了，干嘛还要多写一堆断言？后来被现实狠狠教育了一顿——有一次一个bug在仿真里跑了三天才暴露，定位又花了两天。如果当时有断言，几分钟就能抓到。嗯，从那以后，我再也不敢小看断言了。
1.1 什么是断言？
断言，说白了就是一段“盯着你看”的代码。它不产生激励，也不驱动信号。它只做一件事：检查某个条件是否成立。
举个例子：
// 一个简单的断言：当valid为高时，ready必须在3个时钟内拉高
assert property (@(posedge clk) valid |-> ##[1:3] ready);
这段代码的意思是：只要valid信号拉高，那么接下来的1到3个时钟周期内，ready信号必须拉高。如果没拉高，断言就报错。
你想想看，如果没有这个断言，你要怎么检查这个时序关系？你得写一个复杂的测试用例，手动去抓波形，肉眼比对。累不累？而且容易漏。
核心定义：断言是一种声明式的检查机制。它描述的是设计应该遵守的行为规范，而不是如何产生激励。
1.2 断言在验证中的角色
断言在验证里到底扮演什么角色？我个人的理解是——它是一双永不疲倦的眼睛。
验证工程师写测试用例，就像在演一场戏。测试用例是剧本，DUT是演员。但演员会不会演砸？会不会在某个角落偷偷犯错？这时候就需要断言这个“监工”了。
断言有几个关键作用：
- 实时监控：断言在仿真过程中持续运行，一旦违规立即报告。不用等到仿真结束再翻波形。
- 精确定位：断言能告诉你“在哪个时钟周期、哪个信号、出了什么问题”。定位精度远高于手动检查。
- 文档化：断言本身就是一份可执行的规范文档。新人看断言，比看几百页的spec快多了。
- 覆盖率：断言覆盖率能告诉你哪些行为被检查到了，哪些还没覆盖到。
我记得有一次，一个同事问我：“我写了100个测试用例，还需要写断言吗？”我的回答是：“你写100个测试用例，只能覆盖100种输入场景。但断言能覆盖1000种内部状态变化。你说要不要？”
我的经验：断言不是测试用例的替代品，而是互补品。测试用例负责“制造场景”，断言负责“检查结果”。两者缺一不可。
1.3 断言与测试用例的区别
很多新手容易把断言和测试用例搞混。我画了一张图，帮你理清思路：
这张图应该很清楚了。测试用例是“主动出击”，断言是“守株待兔”。
我再举个具体的例子：
| 对比维度 | 测试用例 | 断言 |
|---|---|---|
| 本质 | 激励 + 检查 | 纯检查 |
| 触发方式 | 主动施加激励 | 被动监控信号变化 |
| 检查时机 | 通常在仿真结束后 | 实时，每个时钟周期 |
| 定位精度 | 知道哪个测试用例失败 | 知道哪个时钟周期、哪个信号违规 |
| 编写方式 | 过程式（先做什么，再做什么） | 声明式（描述什么应该成立） |
| 复用性 | 通常针对特定场景 | 可跨项目复用（如AXI协议断言） |
注意：千万不要以为有了断言就不需要测试用例了。我曾经见过一个团队，断言写得密密麻麻，但测试用例只写了几个。结果呢？断言覆盖率很高，但功能覆盖率惨不忍睹。因为很多场景根本没被触发，断言再厉害也检查不到。
1.4 断言的实际价值
说了这么多理论，咱们来点实际的。断言到底能帮我们省多少时间？
我分享一个真实案例。之前做一个PCIe控制器项目，有个bug是：当同时收到多个中断请求时，中断优先级仲裁逻辑会出错。这个bug在正常测试中很难复现，因为需要精确的时序条件。但我们在中断控制器模块里写了一个断言：
// 检查中断优先级：高优先级中断不能比低优先级中断晚响应
assert property (@(posedge clk)
(intr_req_high && !intr_served_low) |->
##[0:$] intr_served_high);
这个断言在仿真开始后的第237个时钟周期就抓到了违规。而对应的测试用例，我们花了3天才构造出来。你算算，这省了多少时间？
所以我的建议是：写断言要趁早。不要等到验证后期才加断言。前期写断言，就像给设计装了个“行车记录仪”，出事了随时回放。
一个小技巧：写断言的时候，可以先把接口协议的关键时序关系列出来，然后一条一条写成断言。比如AXI协议的握手规则、FIFO的空满标志、状态机的合法跳转等。这些是bug的高发区，也是断言最能发挥作用的地方。
1.5 本章小结
断言不是什么高深莫测的东西。它就是一段检查代码，盯着你的设计看，看它有没有“犯规”。
- 断言是声明式的，描述“应该怎样”，而不是“怎样做”
- 断言是实时的，每个时钟周期都在检查
- 断言和测试用例是互补的，不是替代关系
- 断言能精确定位bug，节省大量调试时间
下一章，我们会深入SystemVerilog断言（SVA）的语法和写法。到时候我会分享更多实战中的“坑”和“技巧”。