首页
›
芯片设计与FPGA
›
025-形式化验证
›
《断言驱动验证从入门到实战》
VIP20
本课程属于:025-形式化验证
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
断言驱动验证 · 从入门到实战
📚 共计 30 章节
01
断言基础
什么是断言?为什么需要断言?断言在验证中的角色。
核心概念
入门
02
SystemVerilog断言(SVA)语法
立即断言、并发断言、蕴含操作符。
SVA
语法
03
SVA序列(sequence)
基本序列、序列操作符、序列匹配。
序列
时序
04
SVA属性(property)
属性定义、属性调用、属性与序列的关系。
属性
核心
05
断言覆盖率
覆盖率类型、断言覆盖率收集、覆盖率分析。
覆盖率
度量
06
断言与功能覆盖
cover property、cover sequence、覆盖组结合。
功能覆盖
cover
07
断言中的时序检查
建立时间、保持时间、脉冲宽度检查。
时序
检查
08
断言中的状态机检查
状态跳转、状态唯一性、死锁检测。
FSM
状态机
09
断言中的总线协议检查
握手协议、地址数据对齐、总线仲裁。
总线
协议
10
断言中的FIFO检查
空满标志、读写指针、溢出/下溢。
FIFO
存储
11
断言中的流水线检查
数据一致性、气泡检测、流水线停顿。
流水线
数据流
12
断言中的跨时钟域(CDC)检查
同步器、亚稳态、CDC路径验证。
CDC
跨时钟
13
断言中的复位检查
异步复位、同步复位、复位释放时序。
复位
时序
14
断言中的中断检查
中断请求、中断响应、中断优先级。
中断
优先级
15
断言中的DMA检查
传输请求、地址递增、传输完成。
DMA
传输
16
断言中的Cache一致性检查
MESI协议、缓存命中/未命中、写回策略。
Cache
一致性
17
断言中的总线事务检查
读事务、写事务、原子操作。
事务
总线
18
断言中的错误注入与异常处理
错误注入方法、异常检测、错误恢复。
错误注入
异常
19
断言中的性能检查
吞吐量、延迟、带宽。
性能
吞吐
20
断言中的功耗检查
时钟门控、电源域切换、低功耗模式。
功耗
低功耗
21
断言中的安全检查
访问控制、数据加密、安全状态机。
安全
加密
22
断言中的调试与仿真
断言触发、波形查看、日志分析。
调试
仿真
23
断言中的形式化验证
形式化引擎、属性证明、反例分析。
形式化
证明
24
断言中的随机化与约束
随机化序列、约束求解、随机化测试。
随机化
约束
25
断言中的UVM集成
UVM序列、UVM记分板、UVM覆盖率。
UVM
集成
26
断言中的VIP使用
VIP配置、VIP断言、VIP集成。
VIP
验证IP
27
断言中的回归测试
回归策略、断言回归、自动化测试。
回归
自动化
28
断言中的性能优化
断言编译、断言仿真、断言内存。
优化
性能
29
断言中的最佳实践
命名规范、代码风格、文档管理。
最佳实践
规范
30
断言实战项目
项目需求、断言设计、验证计划、项目总结。
实战
项目
所属VIP或分类
同VIP:仿真调试与覆盖收敛实战手册
同VIP:仿真调试与覆盖收敛联合优化实战
同VIP:回归测试中的断言重用策略