4、断点与单步调试：设置行断点、条件断点，单步执行与Step Into/Over/Out

调试，说白了就是跟设计“对话”。你问它一句“你现在跑到哪了？”，它告诉你一个值。你再问一句“这个值对不对？”，它可能就卡住了。嗯，断点和单步，就是这场对话里最趁手的工具。

我个人习惯，拿到一个新模块的仿真波形，第一件事不是看波形，而是先跑一遍带断点的仿真。为什么？因为波形是“事后”的，断点是“实时”的。你想想看，一个信号在波形上跳变，你只能看到结果，但你想知道它为什么跳变，就得靠断点把那一刻“冻结”住。

核心思想：断点让你在指定位置暂停仿真，单步让你逐条语句观察行为。两者结合，就是调试的“显微镜”。

4.1 行断点：最基础的暂停键

行断点，就是在某一行代码上打个标记。仿真跑到这一行，就会停下来。我在项目中遇到过最典型的场景：一个计数器总是不对，我就在它赋值的那个 always 块里打上行断点，然后看它每次进来时条件是否满足。

设置方法很简单，在仿真器的波形窗口或代码编辑器里，点击行号旁边就行。比如：

always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        cnt <= 0;
    end else if (en) begin          // 在这行打上断点
        cnt <= cnt + 1;
    end
end

仿真跑到 cnt <= cnt + 1 这行时，就会停下来。这时候你可以查看 en 信号是不是真的拉高了。

小技巧：行断点不要打在声明语句上，比如 reg [3:0] cnt;。因为声明语句不产生仿真事件，打上去也没用。我刚开始学的时候犯过这个错，折腾了半天。

4.2 条件断点：精准打击

行断点有个问题：如果某个条件频繁触发，你每次都要手动继续，很烦。比如一个 FIFO 写操作，每拍都写，你只想看它写满的那一刻。这时候条件断点就派上用场了。

条件断点，就是“当某个条件满足时才暂停”。设置时，在断点属性里加上条件表达式。比如：

// 只想在 fifo 写满时停下来
// 条件断点表达式：wr_ptr == rd_ptr && wr_en

我曾经调试一个 AXI 总线接口，数据老是传错。我设了一个条件断点：awaddr == 32'h1000_0000。这样仿真只在写这个地址时暂停，省去了大量无用的等待时间。

注意：条件断点会降低仿真速度。因为仿真器每执行到这一行，都要计算一次条件表达式。如果条件很复杂，比如包含函数调用，速度会明显变慢。我建议先用行断点确认大致位置，再换成条件断点精确定位。

4.3 单步执行：Step Into / Over / Out

断点停下来了，然后呢？你得一步一步走。单步执行有三种模式，很多人搞混，我简单说一下。

模式	含义	适用场景
Step Over	执行当前行，不进入子函数/子模块	你只关心当前模块的逻辑，不想看子模块内部
Step Into	执行当前行，如果调用子函数则进入	你想看子模块内部是怎么处理的
Step Out	执行完当前子函数，返回到调用处	你进错了子函数，或者看完了想快速返回

举个例子。假设顶层模块调用了 fifo_write(data)：

// 顶层模块
always @(posedge clk) begin
    if (wr_en) begin
        fifo_write(data);   // 当前停在这一行
    end
end

// fifo_write 函数内部
function fifo_write(input [7:0] d);
    mem[wr_ptr] <= d;       // Step Into 会进到这里
    wr_ptr <= wr_ptr + 1;
endfunction

按 Step Over：直接执行完 fifo_write，停在下一行。
按 Step Into：进入 fifo_write 内部，停在 mem[wr_ptr] <= d。
按 Step Out：执行完 fifo_write 剩余部分，返回到顶层。

我个人习惯：先 Step Over 快速过一遍主流程。如果发现某个子模块返回值不对，再 Step Into 进去细看。Step Out 用得少，但一旦误入一个很长的循环，它就是救命稻草。

4.4 实战中的避坑指南

我曾经在一个项目里，用断点调试一个状态机。状态机有 8 个状态，我打了 8 个行断点。结果仿真一跑，每拍都停，根本没法看。后来我改成条件断点，只在状态跳转到 IDLE 时暂停，才找到问题。

这里有几个经验：

断点不要打太多。超过 5 个，你就很难跟踪了。先打 1-2 个关键位置。
单步时注意时间单位。如果你在时钟沿赋值，单步可能只走了一个 delta 周期，信号还没更新。这时候要看 #1 之后的波形。
条件断点慎用组合逻辑。组合逻辑里信号变化频繁，条件断点可能触发无数次。我一般只在时序逻辑里用。

一个实用技巧：在断点处打印信息，而不是暂停。很多仿真器支持在断点处执行命令，比如 $display("cnt = %d", cnt);。这样既不暂停仿真，又能看到关键值。我调试大规模 SoC 时经常用这招。

4.5 知识体系图

下面这张图总结了断点与单步调试的核心逻辑。你可以把它当作调试时的“路线图”。

这张图把断点和单步分成了两条主线。左边是断点，右边是单步。你调试时，先选断点类型停下来，再选单步模式往前走。说白了，就是“先停后走，步步为营”。

嗯，断点和单步就讲到这里。记住一句话：调试不是碰运气，而是有策略地缩小范围。用好断点和单步，你就能像剥洋葱一样，一层层找到问题的根源。

📚 课程目录

4、断点与单步调试：设置行断点、条件断点，单步执行与Step Into/Over/Out

4.1 行断点：最基础的暂停键

4.2 条件断点：精准打击

4.3 单步执行：Step Into / Over / Out

4.4 实战中的避坑指南

4.5 知识体系图