一、低功耗设计概述：功耗从哪来，为什么重要
各位同学好，我是老李。做数字IC设计十几年了，今天咱们聊聊低功耗设计。
说实话，我刚入行那会儿，功耗问题还没这么突出。那时候大家拼的是面积、拼的是性能。但最近这七八年，功耗已经成了芯片设计的头号难题。我有个项目，功能都跑通了，结果功耗超标30%，最后不得不降频、加散热片，成本直接翻了一倍。嗯，从那以后，我再也不敢轻视功耗问题了。
1.1 功耗的来源：动态功耗与静态功耗
芯片的功耗，说白了就两大类：动态功耗和静态功耗。咱们一个一个说。
1.1.1 动态功耗
动态功耗是芯片工作时产生的功耗。它又分两部分：
- 开关功耗：信号从0变1、从1变0时，给负载电容充放电消耗的能量。这是动态功耗的大头。
- 短路功耗：信号翻转瞬间，PMOS和NMOS同时导通，形成从电源到地的直流通路。这个占比小一些，但也不能忽略。
动态功耗的公式很简单：P_dynamic = α × C_L × V_DD² × f
其中α是翻转活动因子，C_L是负载电容，V_DD是供电电压，f是工作频率。
我个人习惯把这个公式记成「三个变量一个因子」——电压、频率、电容，加上活动因子。你想想看，要降功耗，就从这四个方向下手。
关键点：动态功耗与电压的平方成正比。这意味着，电压降一点，功耗降很多。这也是为什么现代芯片拼命降电压的原因。
1.1.2 静态功耗
静态功耗是芯片不干活时也在消耗的功耗。主要来自漏电流。
漏电流有几种：
- 亚阈值漏电流：晶体管关不彻底，仍有微弱电流流过。工艺越先进，这个问题越严重。
- 栅极漏电流：栅氧化层太薄，电子直接隧穿过去。28nm以下工艺尤其明显。
- 栅极感应漏电流：漏极和栅极之间的电场导致漏电。
我记得在28nm项目上，静态功耗已经占到总功耗的30%以上。到了7nm，这个比例更高。所以现在做低功耗设计，静态功耗是绕不开的坎。
| 功耗类型 | 产生原因 | 主要影响因素 | 占比趋势 |
|---|---|---|---|
| 动态功耗 | 信号翻转、充放电 | 电压、频率、电容、活动因子 | 随工艺微缩下降 |
| 静态功耗 | 漏电流 | 工艺、温度、电压 | 随工艺微缩上升 |
1.2 低功耗设计的重要性
为什么要做低功耗设计？原因很现实：
- 电池续航：手机、手表、IoT设备，电池就那么大，功耗降一半，续航翻一倍。用户体验天差地别。
- 散热成本：功耗高了，散热片要加大，风扇要加，外壳要改。我见过一个项目，散热方案的成本比芯片本身还贵。
- 可靠性：温度每升高10度，芯片寿命减半。高温还会导致电迁移、时序漂移。说白了，功耗高=死得快。
- 绿色环保：数据中心一年电费上亿，降低功耗就是省钱，也是减碳。
我的经验：做低功耗设计，越早考虑越好。架构阶段定下来的功耗基线，后面很难大幅优化。我曾经在RTL写完后才想加门控时钟，结果改得死去活来，效果还不理想。
1.3 功耗与性能的权衡
这里有个绕不开的话题：功耗和性能是矛盾的。
你想跑得快，频率就要高，电压就要高，功耗自然就上去了。反过来，你想省电，就得降频降压，性能就下来了。
那怎么办？我的做法是：
- 按需分配：不是所有模块都需要最高性能。比如视频解码可以跑800MHz，但音频处理跑200MHz就够了。给每个模块分配合理的频率和电压。
- 动态调节：芯片运行时，根据负载动态调整电压和频率。轻负载时降频降压，重负载时再提上去。这就是DVFS（动态电压频率调节）。
- 并行换功耗：用多个低频核心代替一个高频核心。两个核心跑500MHz，比一个核心跑1GHz功耗更低，性能却差不多。
注意：功耗和性能的权衡没有标准答案。每个项目都要根据应用场景来定。我做过一个可穿戴设备项目，宁可性能打七折，也要把待机功耗压到10μW以下。但如果是服务器芯片，性能就是第一优先级。
1.4 本章知识体系
下面这张图，是我自己画的低功耗设计知识框架。你可以把它当作本章的思维导图。
这张图把本章的核心内容串起来了。左边是功耗来源，中间是设计重要性，右边是权衡策略。你把这个框架记住，后面每一章都会围绕这些点展开。
避坑指南：我曾经在一个项目里，只关注动态功耗，忽略了静态功耗。结果芯片待机时漏电严重，电池一晚上掉电20%。从那以后，我每个项目都会同时评估动态和静态功耗，一个都不能少。
好了，第一章就到这里。记住一句话：低功耗设计不是锦上添花，而是雪中送炭。越早考虑，代价越小，收益越大。