01
时序分析基础
什么是时序分析？建立时间与保持时间的概念，为什么需要时序分析？
Setup/Hold基础
02
时序路径分类
寄存器到寄存器、输入到寄存器、寄存器到输出、输入到输出路径
路径分类
03
时序约束入门
创建时钟/生成时钟约束，输入/输出延迟约束
SDC约束
04
时序报告解读
读懂Setup/Hold报告，关键路径识别，Slack含义与计算
报告Slack
05
常见Setup违例分析
组合逻辑过深、扇出过大、跨时钟域路径、高负载路径
Setup违例
06
常见Hold违例分析
时钟偏斜问题、数据路径过短、时钟树综合影响
Hold时钟偏斜
07
RTL代码风格与时序
避免长组合逻辑链、合理使用流水线、资源共享的时序代价
RTL风格
08
流水线设计实战
流水线插入原则、平衡深度、面积与速度权衡
流水线性能
09
寄存器插入与重定时
Retiming技术原理，手动 vs 工具自动Retiming
Retiming优化
10
逻辑优化技巧
操作数重组、Case语句优化、优先级编码器优化
逻辑优化
11
时钟门控与时序
时钟门控建立时间要求、毛刺问题、集成时钟门控(ICG)
门控ICG
12
多周期路径约束
何时用多周期？set_multicycle_path用法，与默认检查区别
多周期约束
13
虚假路径约束
什么是虚假路径？set_false_path用法，异步时钟域处理
false_path异步
14
跨时钟域同步
双触发器同步器、握手协议、异步FIFO原理
CDC同步
15
异步FIFO设计
格雷码指针、空满标志生成、深度计算与时序
FIFO格雷码
16
时钟域交叉(CDC)分析
CDC违例类型、同步器失效、CDC验证方法
CDC验证
17
时序收敛策略
综合策略优化、布局布线策略、增量编译技术
收敛策略
18
综合工具实战
Design Compiler时序报告分析、综合脚本优化、面积/速度trade-off
DC综合
19
静态时序分析工具
PrimeTime基本使用、SDC文件编写、时序报告生成
PrimeTimeSTA
20
时序例外管理
set_max_delay/set_min_delay、set_data_check、set_disable_timing
例外SDC
21
片上变异(OCV)分析
OCV概念、derate因子设置、悲观度与乐观度平衡
OCVderate
22
时序库与工艺角
PVT corner、库文件选择、worst-case vs best-case分析
PVT库
23
时钟树综合(CTS)
时钟树结构、时钟偏斜控制、时钟功耗优化
CTS时钟树
24
功耗与时序权衡
电压缩放对时序影响、多阈值电压单元、DVFS
功耗权衡
25
RTL仿真与预分析
仿真波形时序检查、形式化验证、静态检查工具
仿真验证
26
典型时序修复案例1
高速接口时序修复、DDR接口时序约束、源同步接口
案例接口
27
典型时序修复案例2
复杂时钟结构修复、多时钟域时序收敛、时钟复用
案例时钟
28
典型时序修复案例3
大规模设计时序收敛、层次化时序分析、顶层集成
案例层次化
29
时序调试方法论
系统化调试流程、二分法定位、脚本自动化分析
调试方法论
30
项目实战总结
从RTL到GDS时序全流程、常见陷阱与最佳实践、未来趋势
总结全流程