01
低功耗设计概述
功耗危机的由来 · 摩尔定律与功耗墙 · 动态/静态功耗 · 低功耗必要性
基础概念
02
寄存器堆基础
架构 · 读写端口 · 地址译码 · 存储单元 · 典型应用
架构存储
03
时钟门控技术
基本原理 · 与门/锁存器门控 · ICG · 使能信号生成
门控时钟
04
数据门控技术
数据门控概念 · 写使能/读使能门控 · 数据掩码 · 条件操作
数据门控
05
多阈值电压设计
多阈值单元库 · HVT/SVT/LVT · 时序与功耗权衡 · 阈值分配
阈值标准单元
06
多电压域设计
电压域划分 · 电平转换器 · 电压调节 · DVFS在寄存器堆应用
电压域DVFS
07
电源门控技术
电源开关 · 保持寄存器 · 状态保持 · 唤醒时间 · 电源域划分
电源门控保持
08
体偏置技术
FBB/RBB · 体偏置对漏电影响 · 自适应体偏置(ABB)
偏置漏电
09
双沿触发寄存器
DET原理 · DET寄存器结构 · 时钟频率减半 · 寄存器堆应用
双沿时钟
10
脉冲锁存器
脉冲锁存器结构 · 脉冲产生 · 时间借用 · 与传统寄存器对比
锁存器脉冲
11
亚阈值与近阈值设计
亚阈值特性 · 近阈值计算 · 超低电压寄存器 · 挑战
亚阈值超低电压
12
异步设计方法
异步握手 · 双轨编码 · 异步寄存器堆 · 无时钟优势
异步无时钟
13
冗余与纠错
软错误 · ECC · 奇偶校验 · TMR · 功耗开销分析
可靠性ECC
14
分层架构设计
分层结构 · 局部/全局互连 · 分布式寄存器堆 · 访问局部性
架构层次
15
存储单元优化
SRAM vs 触发器 · 定制单元 · 读写分离 · 位线预充电
存储单元定制
16
地址译码优化
树形译码 · 预译码 · 译码器门控 · 地址切换活动因子
译码地址
17
写操作优化
写合并 · 写缓冲 · 写掩码 · 部分写 · 写驱动尺寸优化
写操作优化
18
读操作优化
读端口共享 · 数据复用 · 差分读出放大器 · 预充控制
读操作放大器
19
时钟树综合优化
时钟树结构 · 缓冲器选择 · 时钟屏蔽 · 局部门控 · 活动因子
时钟树综合
20
功耗感知的综合策略
综合约束 · 功耗优化 · 寄存器合并 · 资源共享 · 操作数隔离
综合EDA
21
功耗感知的布局布线
寄存器布局 · 电源网络 · 去耦电容 · 热感知布局
布局物理设计
22
动态功耗管理
操作模式 · 休眠状态 · 唤醒机制 · 状态保持 · 功耗状态机
动态管理状态机
23
自适应功耗管理
工作负载监测 · 性能计数器 · 自适应电压/频率 · 机器学习
自适应ML
24
EDA工具与流程
PTPX/PrimePower · 功耗优化流程 · UPF/CPF · 功耗仿真
EDAUPF
25
功耗建模与估算
功耗模型 · 活动因子提取 · 宏模型 · RTL/门级功耗仿真
建模估算
26
寄存器堆测试与验证
低功耗测试模式 · 测试功耗控制 · IDDQ · 功耗感知测试向量
测试验证
27
案例分析
处理器/GPU/DSP/AI加速器寄存器堆低功耗设计
案例处理器
28
先进工艺挑战
FinFET · 纳米片 · 极端微缩漏电控制 · 工艺角与功耗变化
工艺FinFET
29
新兴技术展望
非易失性寄存器(STT-MRAM/RRAM) · 量子/碳纳米管/超导
新兴存储
30
综合实践项目
设计规格 · 架构选择 · RTL实现 · 综合功耗分析 · 优化迭代
项目实践