卷积算法基础：从数学原理到工程落地

各位同学，今天我们来聊聊卷积算法的基础。这部分内容，说白了就是整个卷积加速的数学根基。我在做AI加速器项目时，发现很多同学对卷积的理解停留在调库层面，一遇到硬件实现就懵了。嗯，今天我们就把它彻底讲透。

卷积计算的数学原理

卷积运算，本质上是一个滑动窗口的乘累加操作。你想想看，一个输入特征图，一个卷积核，两者对应位置相乘，再把所有乘积加起来，就得到了输出特征图上的一个点。

数学表达式很简单：

Output[i][j] = Σ Σ Input[i+m][j+n] × Kernel[m][n]

这里的m和n遍历整个卷积核。我刚开始做FPGA实现时，总觉得这玩意儿不就是个乘法器加累加器嘛，有什么难的？结果第一次上板，时序就崩了。为什么？因为数据搬移的带宽没算好。

Padding与Stride：两个关键参数

这两个参数，直接决定了输出特征图的尺寸。我在项目中吃过亏，所以特别想强调一下。

Padding（填充）

Padding就是在输入特征图的周围补一圈0。为什么要这么做？

• 保持尺寸：如果不做padding，每卷积一次，特征图就会缩小。层数一深，很快就没了。
• 边缘信息：边缘像素被卷积核覆盖的次数少，信息容易丢失。padding可以缓解这个问题。

常见的padding方式有两种：

• Valid卷积：不填充，输出尺寸 = (输入尺寸 - 核尺寸 + 1) / Stride
• Same卷积：填充后输出尺寸 = 输入尺寸 / Stride，向上取整

Stride（步长）

Stride就是卷积核每次滑动的步数。步长越大，输出特征图越小，计算量也越小。

举个例子：

输入尺寸: 7x7
卷积核: 3x3
Stride = 1: 输出 5x5
Stride = 2: 输出 3x3

Stride=2时，计算量直接降到原来的36%左右。但要注意，步长太大会丢失空间信息。我在做目标检测网络时，Stride=2的层多了，小目标就检测不到了。

多通道卷积

实际应用中，输入特征图很少是单通道的。比如RGB图像就是3通道，中间层的特征图可能有256甚至512个通道。

多通道卷积的计算方式：

每个输出通道 = 所有输入通道分别与对应卷积核卷积，然后逐元素相加

也就是说，如果有C_in个输入通道，C_out个输出通道，那么卷积核的维度是：C_out × C_in × K_h × K_w。

多通道卷积的计算量很大。举个例子：

参数	数值
输入通道	64
输出通道	128
卷积核尺寸	3x3
输出尺寸	56x56
总乘累加次数	64 × 128 × 3 × 3 × 56 × 56 ≈ 2.3亿次

2.3亿次乘累加，在FPGA上可不是闹着玩的。所以我们需要各种优化技巧，比如Winograd算法。

Winograd算法简介

Winograd算法，说白了就是用更多的加法来换更少的乘法。为什么这么做？因为在硬件中，乘法器的面积和功耗都比加法器大得多。

以F(2,3)为例，即输出尺寸2，卷积核尺寸3：

• 标准卷积：需要 2 × 3 = 6 次乘法
• Winograd：只需要 4 次乘法，但多了几次加法

数学变换如下：

输入: d0, d1, d2, d3
卷积核: g0, g1, g2

标准卷积:
  out0 = d0*g0 + d1*g1 + d2*g2
  out1 = d1*g0 + d2*g1 + d3*g2

Winograd变换:
  m1 = (d0 - d2) * g0
  m2 = (d1 + d2) * (g0 + g1 + g2) / 2
  m3 = (d2 - d1) * (g0 - g1 + g2) / 2
  m4 = (d1 - d3) * g2

  out0 = m1 + m2 + m3
  out1 = m2 - m3 - m4

你看，乘法从6次降到了4次。对于3x3卷积核，Winograd可以降低约2.25倍的计算复杂度。

不过Winograd也有局限性：

• 只适用于特定尺寸的卷积核（比如3x3）
• 变换矩阵中的除法在定点数实现时会有精度损失
• 对于小尺寸特征图，加速效果不明显

知识体系总览

下面这张图，是我自己总结的卷积算法知识体系。你可以把它当作学习路线图：

这张图把卷积算法的核心脉络理清楚了。从数学原理出发，到关键参数，再到硬件实现方式，最后落到优化目标。每个环节都环环相扣。

好了，卷积算法的基础就讲到这里。这些内容看似简单，但都是后面上板联调的基石。你把这些搞透了，后面实现加速器时就会少踩很多坑。

可可精品资料库