SerDes核心指标：数据速率、误码率、抖动、眼图、功耗与面积

做SerDes验证这些年，我最大的感受就是——这五个指标就像五个手指，缺一个都握不成拳头。你光看数据速率高没用，误码率压不下来，产品就是废的。反过来，眼图再漂亮，功耗超标，客户照样不买账。

今天咱们就一个一个掰开揉碎了聊。我尽量把我在项目中踩过的坑、总结的经验都倒出来。

数据速率，说白了就是SerDes每秒钟能传多少比特。单位是Gbps，比如10.3125 Gbps、25.78125 Gbps，这些都是标准协议里的常见值。

但这里有个坑：标称速率 ≠ 有效速率。

举个例子，你看到芯片标称25 Gbps，那是原始线速率。如果用了64B/66B编码，有效数据只有25 × 66/64 ≈ 25.78 Gbps？不对，其实是反的——编码开销会降低有效速率。PCIe Gen4是16 GT/s，但实际有效数据带宽要打折扣。

  我个人习惯：看规格书时，先分清“线速率”和“有效数据速率”。很多新人上来就比谁的数字大，结果发现编码方式不同，根本没法直接比。

我在项目中遇到过一件事：某次选型，A芯片标称28 Gbps，B芯片标称25 Gbps。乍一看A更快。但仔细一查，A用的是8B/10B编码（20%开销），B用的是64B/66B编码（约3%开销）。算下来有效速率反而是B更高。嗯，这就是典型的“数字游戏”。

误码率，Bit Error Rate，就是传错的比特数占总比特数的比例。比如BER = 1e-12，意味着每传1万亿个比特，最多错1个。

这个指标有多重要？你想想看，数据中心里跑的是金融交易、医疗影像，错一个比特可能就是几百万的损失。

常见的BER要求：

注意：BER测试需要跑足够长时间。测1e-12的误码率，至少需要传1e+12个比特。以25 Gbps算，大概要跑40秒。但为了置信度，我一般会跑10倍时间，也就是400秒以上。

我曾经有一次，BER测试只跑了30秒，结果显示“零误码”。我差点就签字放行了。后来老工程师拦住我：“你跑的时间不够，置信度太低。”果然，跑了5分钟后，误码就冒出来了。从那以后，我再也不敢偷懒了。

抖动，就是信号的边沿位置在时间轴上的随机偏移。理想情况下，每个比特的边沿应该精确对齐。但现实中，噪声、串扰、电源纹波都会让边沿“抖”起来。

抖动分两类：

我习惯用“浴盆曲线”来看抖动。说白了，就是看眼图在水平方向上的闭合程度。浴盆曲线的底部越宽，说明抖动裕量越大。

避坑指南：我曾经在调试一款28 Gbps SerDes时，眼图看起来还行，但误码率就是下不去。后来用示波器看抖动分解，发现周期性抖动占了很大比例。顺藤摸瓜，发现是电源模块的开关频率耦合进来了。换个低纹波的电源模块，问题就解决了。

眼图，就是把很多个比特的波形叠加在一起，看出来的图案。为什么叫“眼图”？因为图案中间有个像眼睛一样的开口。

眼图能告诉你什么？

我判断眼图质量有个“三看”口诀：

  我个人经验：眼图漂亮不等于系统稳定。有一次眼图开口很大，但一跑压力测试就掉误码。后来发现是CDR（时钟数据恢复）的锁定裕量不够。眼图只是“静态”指标，动态行为还得看抖动容限测试。

功耗和面积，在SerDes设计里越来越重要。尤其是现在AI芯片动辄集成几十甚至上百个SerDes，功耗稍微大一点，散热就压不住。

功耗主要来自三块：

面积方面，SerDes的布局往往决定了芯片的整体尺寸。我见过一个项目，因为SerDes面积太大，导致整个芯片的封装从BGA换成了LGA，成本直接翻倍。

注意：功耗和面积往往是矛盾的。想降低功耗，可以用更小的工艺节点，但面积可能反而变大（因为需要更多的去耦电容）。想缩小面积，可以去掉一些冗余电路，但功耗可能会上升。这就是所谓的“功耗-面积-性能”三角权衡。

我记得有一次，为了把功耗从1.5W降到1.2W，我们团队折腾了三个月。最后发现，把发射端的预加重从3-tap改成2-tap，功耗降了0.2W，但眼图质量也下降了。最后只能通过优化接收端的CTLE来补偿。嗯，这就是SerDes设计的日常——永远在权衡。

下面这张图，是我自己总结的SerDes核心指标关系图。你看一眼就能明白，这五个指标是怎么互相影响的。

你看这张图就明白了：数据速率是目标，误码率是底线，抖动和眼图是手段，功耗与面积是约束。五个指标环环相扣，任何一个短板都会拖垮整个系统。

做SerDes验证，说白了就是在这五个指标之间找平衡。没有完美的方案，只有最适合你应用场景的取舍。

可可精品资料库