卷积加速器设计概览：架构分类与设计指标
各位同学，欢迎来到卷积加速器设计的第二讲。今天咱们聊聊加速器的架构分类和设计指标。这部分内容，说白了就是帮你建立一张「地图」——知道有哪些路可以走，每条路有什么坑。
我刚开始做加速器那会儿，也踩过不少坑。有一次选型没想清楚，直接上了脉动阵列，结果面积爆了，功耗也压不住。后来才明白，架构选择这事儿，真得「对症下药」。
加速器架构三大流派
卷积加速器的架构，业内基本分成三类：脉动阵列、空间架构和时间架构。它们各有各的脾气，咱们一个一个说。
1. 脉动阵列（Systolic Array）
脉动阵列，这个名字听着挺玄乎，其实你可以把它想象成一个「数据流水线矩阵」。数据像血液一样，在计算单元之间「脉动」流动。每个单元只做简单的乘加运算，然后把结果传给邻居。
核心特点：
- 数据复用率高，减少访存次数
- 规则化布局，物理设计友好
- 控制逻辑简单，适合大规模并行
我在项目中遇到过一个问题：脉动阵列对数据流模式很敏感。如果卷积核尺寸不匹配，利用率会掉得厉害。比如你设计了一个 16x16 的阵列，跑 3x3 卷积时，边缘单元基本在「摸鱼」。
2. 空间架构（Spatial Architecture）
空间架构，说白了就是「铺开来算」。每个计算单元独立处理一部分数据，单元之间通过片上网络（NoC）通信。这种架构灵活性高，但代价是控制复杂。
核心特点：
- 灵活性高，支持多种卷积模式
- 可扩展性强，容易增加计算单元
- 但布线压力大，时钟频率上不去
嗯，这里要注意：空间架构的瓶颈往往不在计算，而在通信。我曾经调试过一个 64 核的空间加速器，结果 40% 的功耗都耗在了数据搬移上。你想想看，这多可惜。
3. 时间架构（Temporal Architecture）
时间架构，就是「分时复用」的思路。一个或少数几个计算单元，通过流水线的方式，分时处理不同的卷积操作。这种架构面积小，但延迟高。
核心特点：
- 面积效率高，适合资源受限场景
- 控制逻辑相对简单
- 但吞吐量受限，延迟较大
我个人习惯在边缘设备上用时间架构。比如做智能摄像头里的轻量级网络，面积和功耗是第一位的，吞吐量反而不是瓶颈。
设计指标：四个维度看加速器
选好了架构，接下来就是看指标了。加速器设计，说白了就是四个维度的博弈：吞吐量、延迟、功耗、面积。你不可能样样都做到最好，必须有所取舍。
| 指标 | 定义 | 典型优化方向 |
|---|---|---|
| 吞吐量 | 单位时间处理的运算量（GOPS） | 增加并行度、提高频率 |
| 延迟 | 从输入到输出的时间 | 减少流水线级数、优化数据路径 |
| 功耗 | 动态功耗 + 静态功耗 | 门控时钟、电压频率调节 |
| 面积 | 芯片物理尺寸（mm²） | 资源共享、存储压缩 |
这四个指标之间，其实存在「跷跷板」效应。比如你为了提高吞吐量，加了更多计算单元，面积和功耗自然就上去了。反过来，你想降低功耗，可能就得牺牲频率，吞吐量就下来了。
架构与指标的映射关系
不同的架构，在这四个指标上的表现差异很大。我画了一张图，帮你直观理解：
从图上你能看出来：脉动阵列在吞吐量上表现最好，但面积效率一般；空间架构比较均衡；时间架构面积效率最高，但吞吐量最低。
如何选择？
说实话，没有「最好」的架构，只有「最合适」的。我一般会问自己三个问题：
- 应用场景是什么？ 云端还是边缘？实时还是离线？
- 约束条件是什么？ 功耗预算多少？面积上限多少？
- 数据流模式是什么？ 规则卷积还是稀疏卷积？
举个例子：如果你在做自动驾驶的感知芯片，延迟是硬指标，那脉动阵列可能是首选。但如果你在做智能手表里的手势识别，功耗和面积才是关键，时间架构更合适。
好了，这一讲的内容就到这里。下一讲我们会深入脉动阵列的微架构设计，到时候我会分享一些具体的 RTL 实现技巧和优化方法。
可可精品资料库