时序分析基础：建立时间与保持时间、时钟偏斜与抖动、时序路径分类
各位同学，今天我们来聊聊时序分析的基础。说实话，这部分内容我当年自学的时候也绕了不少弯路。你想想看，一个信号从A点跑到B点，中间到底经历了什么？为什么有时候仿真好好的，上板就挂了？
嗯，今天我们就把这些「玄学」问题，一个一个掰开揉碎了讲清楚。
1. 建立时间与保持时间：寄存器的「脾气」
每个寄存器都有自己的「脾气」。它要求数据在时钟沿到来之前，必须稳定一段时间——这叫建立时间（Setup Time, Tsu）。时钟沿过去之后，数据还得再稳住一会儿——这叫保持时间（Hold Time, Th）。
我刚开始做FPGA时，总觉得这两个参数是芯片厂商故意刁难人。直到有一次，我在一个高速接口项目里，因为忽略了保持时间，导致数据采样总是偶尔出错。查了三天，最后发现是布线太长，数据跑得太快了。
核心公式（建立时间检查）：
T_clk + T_skew - T_co - T_data ≥ Tsu
说白了就是：数据到达的时间，不能太晚。
核心公式（保持时间检查）：
T_co + T_data - T_skew ≥ Th
说白了就是：数据变化之后，不能变得太快。
这里有个容易混淆的点：建立时间违例，通常可以通过降低时钟频率来解决。但保持时间违例，降频是没用的！因为保持时间跟时钟周期无关，它只跟路径上的延迟有关。我曾经在调试一个DDR3控制器时，就吃过这个亏——降频到100MHz还是报错，最后发现是保持时间问题，加了几级Buffer才搞定。
2. 时钟偏斜与抖动：时钟不是完美的
理想情况下，时钟信号应该同时到达所有寄存器。但现实是，时钟走线有长度差异，有负载差异，还有温度电压变化。这就引出了两个概念：时钟偏斜（Clock Skew）和时钟抖动（Clock Jitter）。
时钟偏斜，指的是同一个时钟源到达不同寄存器的时间差。它是确定性的，可以通过布局布线来优化。
时钟抖动，指的是时钟沿在时间轴上的随机摆动。它是不确定性的，由PLL的相位噪声、电源噪声等因素引起。
| 特性 | 时钟偏斜 | 时钟抖动 |
|---|---|---|
| 性质 | 确定性 | 随机性 |
| 来源 | 走线长度、负载差异 | PLL噪声、电源波动 |
| 对建立时间的影响 | 正偏斜有利，负偏斜有害 | 总是有害 |
| 对保持时间的影响 | 正偏斜有害，负偏斜有利 | 总是有害 |
| 能否补偿 | 可以通过约束和布线优化 | 只能通过裕量吸收 |
我个人习惯在时序约束里，给时钟抖动留出至少5%~10%的裕量。比如目标频率是200MHz，我约束的时候会按210MHz来约束。这样即使有抖动，也不容易出问题。
3. 时序路径分类：四大类路径
在静态时序分析（STA）中，我们通常把时序路径分成四类。搞清楚这四类路径，你就知道约束该怎么写了。
- 输入到寄存器（Input to Register）：从芯片引脚到内部寄存器的数据路径。
- 寄存器到寄存器（Register to Register）：从一个寄存器到另一个寄存器的路径。这是最常见的路径，也是我们优化的重点。
- 寄存器到输出（Register to Output）：从内部寄存器到芯片输出引脚的路径。
- 输入到输出（Input to Output）：从芯片输入引脚直接到输出引脚的组合逻辑路径。
你想想看，这四类路径里，哪一类最难搞？我个人经验是「输入到寄存器」和「寄存器到输出」这两类。因为它们涉及到芯片外部，你没法控制PCB上的走线延迟。我曾经在一个项目中，因为忽略了输入延迟约束，导致芯片在高温下频繁出错。后来加了set_input_delay约束，问题就解决了。
小技巧：在写约束时，对于输入路径，可以先用set_input_delay -max和set_input_delay -min分别约束最大和最小延迟。对于输出路径，用set_output_delay。这样STA工具才能准确分析。
4. 知识体系结构图
下面这张图，是我自己总结的时序分析知识体系。你可以把它当作一张「地图」，以后遇到时序问题，先看看问题出在哪个环节。
⚠️ 重要提醒：不要以为时序分析只是跑个工具就完事了。我曾经见过一个团队，STA报告全绿，但上板就是跑不起来。为什么？因为他们忘了检查异步时钟域之间的路径。记住：工具只能帮你检查你约束了的路径，没约束的路径，工具默认是忽略的。
5. 实战中的一点体会
说了这么多，最后分享一点我个人的体会。时序分析这件事，说白了就是「算账」。算清楚数据从哪来、到哪去、中间花了多少时间。你算得越清楚，设计就越靠谱。
我建议初学者，拿到一个设计后，先别急着写代码。先画一张时序图，把关键路径上的延迟都标出来。这样写代码的时候，心里就有底了。嗯，这个方法我用了十几年，一直很管用。
可可精品资料库