2. 测试系统架构：误码测试仪(BERT)组成、时钟与数据恢复(CDR)、参考时钟的重要性
好，咱们进入第二章。这一章我打算聊聊测试系统的骨架——误码测试仪（BERT）到底是怎么搭起来的。
很多人觉得BERT就是个黑盒子，发码、收码、数误码，完事。其实没那么简单。你想想看，要是时钟对不上，数据恢复不出来，那误码率测出来就是个笑话。
我个人习惯把BERT拆成三个核心模块来看：码型发生器、误码检测器，以及最容易被忽视的时钟与数据恢复（CDR）。咱们一个一个说。
2.1 误码测试仪（BERT）的基本组成
先画个框架图，让大家有个整体印象。
从图里能看出来，BERT不是单向的。码型发生器产生测试序列，经过待测链路后，由CDR恢复时钟和数据，最后送到误码检测器做比对。参考时钟则是整个系统的“心跳”。
2.2 码型发生器与误码检测器
码型发生器，说白了就是造数据的。它生成已知的测试序列，比如PRBS（伪随机二进制序列）。
我常用的PRBS阶数有这么几种：
| PRBS阶数 | 序列长度 | 典型应用 |
|---|---|---|
| PRBS7 | 2⁷ - 1 = 127 bit | 短距离、低速链路 |
| PRBS15 | 2¹⁵ - 1 = 32767 bit | 中速、通用测试 |
| PRBS23 | 2²³ - 1 ≈ 8.3M bit | 高速、长距离光纤 |
| PRBS31 | 2³¹ - 1 ≈ 2.1G bit | 最严苛、接近真实数据 |
误码检测器这边，核心任务就一个：同步。它必须知道发送端发了什么，才能判断收到的对不对。
同步过程是这样的：检测器先搜索码型中的特征字，锁定相位，然后进入比对模式。一旦失步，就得重新搜索。我在项目中遇到过，有些劣质链路频繁失步，导致误码率测出来忽高忽低——其实不是真误码，是同步丢了。
2.3 时钟与数据恢复（CDR）
CDR，这是BERT里最“娇气”的模块。为什么？因为它要从被噪声污染的信号里，把时钟边沿和数据比特同时抠出来。
CDR的基本原理，我习惯用一句话概括：用锁相环（PLL）跟踪输入信号的相位，再在最佳采样点把数据抓下来。
具体来说，CDR包含三个关键部分：
- 鉴相器（PD）：比较输入数据和本地时钟的相位差。我常用的有Hogge鉴相器和Alexander鉴相器。
- 环路滤波器（LF）：滤掉高频噪声，决定环路的带宽和响应速度。
- 压控振荡器（VCO）：根据控制电压调整输出时钟频率。
这里有个关键参数——环路带宽。带宽太宽，噪声抑制差；带宽太窄，跟踪速度慢。我一般建议环路带宽设为数据速率的1/1000到1/100左右。
2.4 参考时钟的重要性
嗯，这里我要重点说说参考时钟。很多人觉得参考时钟不就是给个频率吗？随便找个晶振就行。大错特错。
参考时钟的精度和相位噪声，直接决定了BERT的测试质量。你想想看，如果参考时钟本身就在漂，那测出来的误码率能准吗？
参考时钟的几个关键指标：
- 频率稳定度：一般要求优于±10 ppm（百万分之十）。做高精度测试时，我建议用±1 ppm甚至更好的恒温晶振（OCXO）。
- 相位噪声：在10kHz偏移处，一般要求低于-120 dBc/Hz。相位噪声太大会导致CDR的抖动增加，误码率虚高。
- 长期漂移：老化率要低，不然测几个小时，时钟就偏出去了。
另外，参考时钟还要考虑频率偏移测试。有时候我们需要故意让发送端和接收端的时钟差一点点，看看链路的容忍度。这时候就需要一个频率可调的参考时钟源。
2.5 实际测试中的避坑指南
最后，我分享几个实际测试中容易踩的坑：
- 阻抗匹配：BERT的输出和待测链路之间，阻抗一定要匹配。50Ω就是50Ω，75Ω就是75Ω。不匹配会导致反射，误码率虚高。
- 电缆质量：测试用的电缆，尤其是高频段，一定要用好的。我吃过亏，用了一根劣质SMA线，结果10Gbps信号衰减了3dB，误码率怎么都降不下去。
- 接地：BERT和待测设备要共地。地环路噪声会耦合进时钟，导致CDR工作不稳定。
- 预热：BERT开机后，至少预热15分钟再开始测试。尤其是参考时钟，温度稳定了频率才稳。
好了，这一章的内容就这些。BERT的架构、CDR的原理、参考时钟的重要性，都是实际测试中绕不开的硬知识。下一章咱们聊聊具体的测试方法和误码率分析，到时候会用到今天讲的这些基础。
可可精品资料库