VIP20

本课程属于：015-UVM验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

UVM验证环境封装与组件设计实战

📚 共计 30 章节

UVM世界初探

什么是UVM？为什么需要UVM？UVM验证环境的基本概念与哲学。

搭建你的第一个UVM环境

从零开始，构建最简单的UVM testbench，理解`uvm_component`与`uvm_object`。

实战testbench

核心工厂机制（Factory）

UVM工厂模式详解，`type_id::create`的魔力，覆盖与重载机制。

事务级建模（TLM）

TLM通信基础，`put`、`get`、`peek`、`transport`、`analysis`端口，以及`fifo`的使用。

Sequence与Sequencer（上）

Sequence机制的本质，`uvm_sequence_item`与`uvm_sequence`的编写，`start_item`与`finish_item`。

sequencesequencer

Sequence与Sequencer（下）

Sequence的同步与仲裁，`lock`、`grab`、`is_relevant`，以及虚拟序列（Virtual Sequence）的设计。

Driver与Monitor

Driver的行为建模，从sequencer获取item并驱动到DUT接口；Monitor的采样与事务打包。

Agent的封装艺术

Agent的组成（Driver、Monitor、Sequencer），Active与Passive模式，以及如何封装成可重用的agent。

Env与Test的层次结构

`uvm_env`的搭建，`uvm_test`的配置，以及如何组织多agent环境。

Config机制（上）

`uvm_config_db`的用法，参数传递，以及`set`与`get`的时机与作用域。

config_db参数

Config机制（下）

`uvm_resource_db`（已废弃但需了解），以及利用config机制实现灵活的testbench配置。

Phase机制详解

UVM的phase执行顺序（build、connect、run等），`raise_objection`与`drop_objection`的正确用法。

Objection与仿真结束控制

深入理解objection机制，避免仿真提前结束或无法结束的陷阱。

objection陷阱

Report机制与消息管理

`uvm_report_handler`，消息的ID、严重性、冗余度，以及自定义report server。

寄存器模型（RAL）入门

RAL的概念，`uvm_reg`、`uvm_reg_block`、`uvm_reg_map`，以及前门与后门访问。

寄存器模型（RAL）进阶

RAL的predictor与adapter，自动化的寄存器测试序列（`uvm_reg_sequence`）。

predictor自动化

覆盖率驱动验证（CDV）

功能覆盖率的收集，`covergroup`与`coverpoint`，以及如何在UVM环境中集成覆盖率。

覆盖率covergroup

Scoreboard的设计模式

参考模型（Reference Model）与比较器（Comparator）的设计，数据流检查与断言。

scoreboard比较器

Virtual Sequencer与Virtual Sequence实战

如何协调多个agent的激励，实现复杂的系统级测试场景。

virtual多agent

UVM Callback机制

Callback的设计模式，`uvm_callback`的使用场景，以及如何用callback实现非侵入式修改。

callback非侵入

TLM2.0核心概念（Generic Payload、Sockets、Initiator/Target），与TLM1.0对比。

UVM的同步与通信

`uvm_event`、`uvm_barrier`、`uvm_semaphore`的使用，以及多线程同步技巧。

UVM的调试与仿真加速

UVM的打印控制（`UVM_VERBOSITY`），波形dump策略，以及如何利用UVM的debug特性。

调试verbosity

UVM的随机化与约束

SystemVerilog随机化在UVM中的应用，`rand`与`randc`，以及约束的层次化设计。

随机化约束

UVM的域（Domain）与分层

`uvm_domain`的概念，多时钟域验证，以及跨域同步策略。

domain跨时钟

UVM的序列库（Sequence Library）

如何构建可复用的sequence库，参数化sequence，以及sequence的层次化组合。

sequence库复用

UVM的寄存器测试自动化

利用RAL自动生成寄存器读写测试、位域测试、地址合法性测试。

UVM与形式化验证的结合

UVM环境如何与形式化验证工具交互，断言（SVA）在UVM中的使用。

UVM的功耗感知验证

低功耗设计验证，UPF在UVM环境中的集成，以及功耗序列的编写。

UVM项目实战与最佳实践

一个完整的UVM验证项目案例，总结常见陷阱与团队协作规范。

实战最佳实践