第01章
UVM概述
什么是UVM？为什么需要UVM？UVM的发展历史与核心思想。
概念基础
第02章
搭建第一个UVM环境
从零开始，搭建一个最简单的UVM验证环境，理解UVM树的构建。
实战入门
第03章
UVM组件家族（上）
深入理解uvm_component、uvm_object、uvm_agent、uvm_driver、uvm_monitor。
组件核心
第04章
UVM组件家族（下）
深入理解uvm_sequencer、uvm_sequence、uvm_scoreboard、uvm_env、uvm_test。
组件进阶
第05章
UVM树与phase机制
UVM树的层次结构，build_phase、connect_phase、run_phase等核心phase的执行顺序。
phase机制
第06章
TLM通信基础
TLM1.0核心概念，put/get/peek端口，analysis_port与analysis_export。
TLM通信
第07章
TLM通信进阶
TLM2.0简介，fifo通信，blocking与非阻塞传输，自定义传输。
TLM2.0高级
第08章
UVM序列机制（上）
sequence与sequencer的握手，sequence的启动与执行，body任务。
sequence机制
第09章
UVM序列机制（下）
sequence的嵌套，sequence的同步与仲裁，virtual sequence的使用。
virtual seq仲裁
第10章
UVM寄存器模型（上）
RAL模型的概念，reg_block、reg_map、reg_field的定义与配置。
RAL寄存器
第11章
UVM寄存器模型（下）
RAL的前门访问与后门访问，reg_predictor，reg_adapter的实现。
前门/后门adapter
第12章
UVM配置机制
uvm_config_db的使用，set与get的时机，类型匹配与路径匹配。
config_db配置
第13章
UVM工厂模式与重载
factory机制，type_id::create，override的原理与应用场景。
factory重载
第14章
UVM报告机制
uvm_report_handler，verbosity控制，severity设置，自定义report。
报告verbosity
第15章
UVM事务级建模
transaction的定义，约束与随机化，transaction的打印与比较。
transaction随机化
第16章
UVM覆盖率收集
covergroup在UVM中的使用，功能覆盖率与代码覆盖率，覆盖率驱动的验证。
覆盖率covergroup
第17章
UVM断言与SVA集成
在UVM环境中嵌入SystemVerilog断言，assertion的监控与报告。
断言SVA
第18章
UVM环境调试技巧
波形调试，日志分析，断点设置，UVM的debug特性。
调试debug
第19章
UVM与VIP集成
如何将第三方的VIP（如AMBA AXI/AHB）集成到UVM环境中。
VIPAMBA
第20章
UVM环境重用策略
垂直重用与水平重用，通过参数化与配置实现组件重用。
重用参数化
第21章
UVM中的多语言支持
UVM-SystemC，UVM-e，混合语言验证环境的搭建。
多语言SystemC
第22章
UVM性能优化
减少仿真时间，优化TLM通信，合理使用phase与objection。
性能优化
第23章
UVM中的随机化策略
随机化种子管理，约束求解器优化，定向测试与随机测试的平衡。
随机化约束
第24章
UVM中的错误注入
如何通过UVM机制注入错误，验证DUT的容错能力。
错误注入容错
第25章
UVM中的功耗验证
UPF与UVM的结合，低功耗验证环境的搭建。
功耗UPF
第26章
UVM中的形式化验证
UVM与形式化验证工具的接口，断言证明与属性检查。
形式化断言证明
第27章
UVM中的后仿真
门级仿真（GLS）与UVM的结合，时序反标与SDF。
后仿真GLS
第28章
UVM中的脚本化与自动化
Makefile/Perl/Python脚本管理UVM环境，回归测试自动化。
脚本自动化
第29章
UVM实战项目（一）
搭建一个完整的APB-UART验证环境，从规划到实现。
APBUART
第30章
UVM实战项目（二）
搭建一个完整的AXI-DMA验证环境，涵盖所有核心机制。
AXIDMA